

PATENT ABSTRACTS OF JAPAN

(11) Publication number

2000347634 A

(43) Date of publication of application: (15.12.00

(51) Int. CI

G09G 3/36

G02F 1/13

G02F 1/133

G09G 3/20

(21) Application number: 2000081306

(22) Date of filing: 23.03.00

(30) Priority:

26.03.99 JP 11084663

(71) Applicant:

SEMICONDUCTOR ENERGY LAB

CO LTD

(72) Inventor:

YAMAZAKI SHUNPEI

KOYAMA JUN


(54) LIQUID CRYSTAL DISPLAY DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To realize a large image plane, high refining, high resolution, and multiple gradient by displaying in an OCB mode, and using a specific number of bits as information of voltage gradation and remaining bits as information of time gradation from a plurality of bits of digital video data input from the outside to simultaneously perform voltage gradation and time gradation.

SOLUTION: A digital video data time gradation processing circuit 102 converts n-bits of digital video data within input m-bits digital video data into digital video data for n-bits of voltage gradation. From the m-bits of digital video data, (m-n) bits of gradation information are expressed by time gradation. The converted n-bits of digital video data are input to a liquid crystal panel 101, and input to a source driver 101-1-1. An opposite electrode drive circuit 103 supplies an opposite electrode control signal to an opposite electrode 101-2-1.

COPYRIGHT: (C)2000,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-347634 (P2000-347634A)

(43)公開日 平成12年12月15日(2000.12.15)


(51) Int.Cl.'		識別記号	FΙ			テーマコード(参考)
G09G	3/36		G 0 9 G	3/36		2H088
G02F	1/13	505	G02F	1/13	505	2H093
	1/133	5 7 5		1/133	575	5 C 0 0 6
G 0 9 G	3/20	6 1 2	G 0 9 G	3/20	612F	5 C 0 8 0
		6 4 1			641S	
			審查請求	未請求	請求項の数14	OL (全32頁)
(21)出願番号		特顧2000-81306(P2000-81306)	(71)出願人		 378 社半導体エネルギ-	-研究 所
(22)出顧日		平成12年3月23日(2000.3.23)	(72) 発明者	神奈川」	県厚木市長谷398番	
(31)優先権主張番号		特簡平11-84663	(10),0976		スト 県厚木市長谷398番	· 株式合計坐
(32)優先日		平成11年3月26日(1999.3.26)			ネルギー研究所内	AS VANALI
(33)優先權主張国		日本(JP)	(72) 発明者			
				神奈川	ト 県厚木市長谷398番 ネルギー研究所内	地株式会社半
						最終頁に続く

(54) 【発明の名称】 液晶表示装置

(57)【要約】/

【課題】 大画面化、高精細化、高解像度化および多階 調化を実現できるアクティブマトリクス型液晶表示装置 を提供すること。

【解決手段】 本発明によると、OCBモードで表示を行う液晶表示装置において、時間階調と電圧階調とを組み合わせて階調表示を行う。その際に、1フレームを時間階調のピット数に応じてサブフレームに分割し、サブフレームの表示を行う時に、液晶にイニシャライズ電圧を印加する。



【特許請求の範囲】

【請求項1】複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路および前記アクティブマトリクス回路および前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバを有するアクティブマトリクス基板と、

対向電極を有する対向基板と、を有する液晶表示装置で あって.

OCBモードによって表示を行い、

外部から入力されるmビットデジタルビデオデータのうち、<math>nビットを電圧階調の情報として、かつ(m-n)ビットを時間階調の情報として(m、nは共に2以上の正数、かつ<math>m>n) 用いることによって、電圧階調と時間階調とを同時に行うことを特徴とする液晶表示装置。

【請求項2】複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路および前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバを有するアクティブマトリクス基板と、

対向電極を有する対向基板と、を有する液晶表示装置で あって。

OCBモードによって表示を行い、

外部から入力されるmビットデジタルビデオデータのうち、nビットを電圧階調の情報として、かつ (m-n)ビットを時間階調の情報として (m、nは共に2以上の正数、かつm>n)用いることによって、電圧階調および時間階調を、それぞれ前、後、または相前後して行うことを特徴とする液晶表示装置。

【請求項3】複数の画案TFTがマトリクス状に配置されたアクティブマトリクス回路および前記アクティブマトリクス回路および前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバを有するアクティブマトリクス基板と、

対向電極を有する対向基板と、

外部から入力されるmビットデジタルビデオデータを n ビットデジタルビデオデータに変換し、前記ソースドライバに前記 n ビットデジタルビデオデータを供給する回路と(m、nは共に2以上の正数、m>n)、を有する液晶表示装置であって、

電圧階調と時間階調とを同時に行い、2 *-* 個のサブフレームによって1フレームの映像を形成することによって表示を行い、

前記2°-"個のサブフレームの表示の開始時に液晶分子の配向をベンド配向にするための電圧を印加することを特徴とする液晶表示装置。

【請求項4】複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路および前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバを有するアクティブマトリクス基板と、

対向電極を有する対向基板と、

外部から入力されるmビットデジタルビデオデータをn ビットデジタルビデオデータに変換し、前記ソースドラ イバに前記nビットデジタルビデオデータを供給する回 50

路と(m、nは共に2以上の正数、m>n)、を有する 液晶表示装置であって、

電圧階調と時間階調とを、それぞれ前、後、または相前 後して行い、

前記 2 ** ** 個のサブフレームの表示の開始時に液晶分子の配向をベンド配向にするための電圧を印加することを特徴とする液晶表示装置。

【請求項 5 】複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路および前記アクティブマ10 トリクス回路を駆動するソースドライバおよびゲートドライバを有するアクティブマトリクス基板と、

対向電極を有する対向基板と、

外部から入力されるmビットデジタルビデオデータを n ビットデジタルビデオデータに変換し、前記ソースドライバに前記 n ビットデジタルビデオデータを供給する回路と(m、nは共に2以上の正数、m>n)、を有する液晶表示装置であって、

電圧階調と時間階調とを同時に行い、2***個のサブフレームによって1フレームの映像を形成することによって20 て表示を行い、

前記 2 *** ** 個のサブフレームによって構成されるフレームの表示の開始時に液晶分子の配向をベンド配向にするための電圧を印加することを特徴とする液晶表示装置。 【請求項 6 】 複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路および前記アクティブマトリクス回路およびが記アクティブマトリクス国路を駆動するソースドライバおよびゲートドライバを有するアクティブマトリクス基板と、

対向電極を有する対向基板と、

外部から入力されるmビットデジタルビデオデータを n ジットデジタルビデオデータに変換し、前記ソースドライバに前記 n ビットデジタルビデオデータを供給する回路と (m、nは共に2以上の正数、m>n)、を有する液晶表示装置であって、

電圧階調と時間階調とを、それぞれ前、後、または相前 後して行い、

前記 2 *- * 個のサブフレームによって構成されるフレームの表示の開始時に液晶分子の配向をベンド配向にするための電圧を印加することを特徴とする液晶表示装置。

【請求項7】前記mは10、前記nは2であることを特40 徴とする請求項1乃至6のいずれか一に記載の液晶表示接置。

【請求項8】前記mは12、前記nは4であることを特 徴とする請求項1乃至6のいずれかーに記域の液晶表示 装置。

【請求項9】 請求項1万至8のいずれか一に記載の液晶 表示装置を3個有するリアプロジェクター。

【請求項10】請求項1乃至8のいずれか一に記載の液 晶表示装置を3個有するフロントプロジェクター。

【請求項11】請求項1乃至8のいずれか一に記報の液 晶表示装置を1個有する単板式リアプロジェクター。

30

【請求項12】請求項1乃至8のいずれか一に記載の液晶表示装置を2個有するゴーグル型ディスプレイ。

【請求項13】請求項1乃至8のいずれかーに記載の液 晶表示装置を有する携帯情報端末。

【請求項14】請求項1乃至8のいずれか一に記載の液 晶表示装置を有するノートプック型パーソナルコンピュ ータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

【0002】本発明は、液晶表示装置に関する。特に、 電圧階調と時間階調との両方によって階調表示を行う液 晶表示装置に関する。

[0003]

【従来の技術】

【0004】最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ(TFT)を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まってきたことによる。

【0005】アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十~数百万個もの画素領域にそれぞれ画素TFTが配置され、各画素TFTに接続された画素電極に出入りする電荷を画素TFTのスイッチング機能により制御するものである。

【0006】近年、画像の高精細化、高解像度化とともに、望ましくはフルカラー表示が行える多階調表示が求められている。

【0007】また、アクティブマトリクス型液晶表示装置の中でも、表示装置の高精細化、高解像度化に伴い、高速駆動が可能なデジタル駆動方式のアクティブマトリクス型液晶表示装置が注目されてきている。

[0008]

【発明が解決しようとする課題】

【0009】デジタル駆動方式のアクティブマトリクス型液晶表示装置には、外部から入力されるデジタルビデオデータをアナログデータ(階調電圧)に変換するD/A変換回路(DAC)が必要である。D/A変換回路には、様々な種類のものが存在する。

【0010】デジタル駆動方式のアクティブマトリクス 40型液晶表示装置の多階調表示能力は、このD/A変換回路の能力、つまりD/A変換回路が何ビットのデジタルビデオデータをアナログデータに変換することができるかに依存している。例えば、一般的に、2ビットのデジタルビデオデータを処理するD/A変換回路を有する液晶表示装置であれば、2¹=4階調表示を行うことができ、8ビットならば2¹=256階調表示を行うことができ、またnビットならば2¹階調表示を行うことができる。

【0011】しかし、D/A変換回路の能力を上げるた 50 に入力されたnビットデジタルビデオデータは、ソース

めには、D/A変換回路の回路構成が複雑になり、かつレイアウト面積が大きくなる。最近では、D/A変換回路をアクティブマトリクス回路と同一基板上にポリシリコンTFTによって形成する液晶表示装置が報告されてきている。しかし、この場合、D/A変換回路の回路構成が複雑になると、D/A変換回路の歩留まりが低下し、液晶表示装置の歩留まりも低下してしまう。また、D/A変換回路のレイアウト面積が大きくなると、小型の液晶表示装置を実現することが困難になる。

【0012】また、アクティブマトリクス型液晶表示装置の大画面化、高精細化、高解像度化に伴い、1画素に画像データを書き込む時間が短くなり、従来よく用いられているネマチック液晶を用いたTNモード(ツイストネマチックモード)では、液晶分子の応答速度が問題となってきた。

【0013】上述のように、大画面化、高精細化、高解 像度化および多階調化を実現できるアクティブマトリク ス型液晶表示装置の実現が望まれている。

[0014]

20 【課題を解決するための手段】

【0015】そこで、本発明は上述の問題に鑑みてなされたものであり、大画面化、高精細化、高解像度化、多階調化を実現することのできる液晶表示装置を提供するものである。

【0016】まず、図1を参照する。図1には、本発明の液晶表示装置の概略構成図が示されている。101はデジタルドライバを有する液晶パネルである。液晶パネル101は、アクティブマトリクス基板101-1および対向基板101-2を有している。アクティブマトリクス基板101-1には、ソースドライバ101-1-1、ゲートドライバ101-1-2および101-1-3、複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路101-1-4を有している。ソースドライバ101-1-1およびゲートドライバ101-1-2ならびに101-1-3は、アクティブマトリクス回路101-1-3は、アクティブマトリクス回路101-1-4を駆動する。また、対向基板101-2は、対向電極101-2-1を有している。なお、端子COMは、対向電極に信号を供給する端子を示している。

1 【0017】102はデジタルビデオデータ時間階調処理回路である。デジタルビデオデータ時間階調処理回路102は、外部から入力されるmビットデジタルビデオデータのうちnビットのデジタルビデオデータを、nビットの電圧階調の為のデジタルビデオデータに変換する。mビットのデジタルビデオデータのうち (m-n)ビットの階調情報は、時間階調によって表現される。

【0018】 デジタルビデオデータ時間階調処理回路102によって変換された n ビットデジタルビデオデータは、液晶パネル101に入力される。液晶パネル101に 1カされた n ビット デジタルビデオデータは、ソース

ドライバ101-1-1に入力され、ソースドライバ内 のD/A変換回路でアナログ階調データに変換され、各 ソース信号線に供給され、画素TFTに供給される。

【0019】103は、対向電極駆動回路であり、対向 電極の電位を制御する対向電極制御信号を液晶パネル1 01の対向電極101-2-1に供給する。

【0020】なお、本明細書においては、液晶表示装置 と液晶パネルとを使い分けている。本明細書では、少な くともアクティブマトリクス回路を有するものを液晶パ ネルと呼ぶことにする。

【0021】ここで、本発明の液晶表示装置の液晶パネ ルの概略構成図について説明する、図2および図3を参 照する。図2および図3には、液晶パネル101を構成 するアクティブマトリクス基板101-1、対向基板、 および液晶101-3が示されている。本発明に用いら れる液晶パネルは、いわゆるπセル構造を有しており、 OCB (Optically Compensated

Bend) モードという表示モードを用いている。 π セル構造とは、液晶分子のプレチルト角がアクティブマ トリクス基板と対向基板との基板間の中心面に対して面 20 対称の関係で配向された構造である。πセル構造の配向 状態は、基板間に電圧が印加されていない時はスプレイ 配向となり、電圧を印加すると図2に示すようなペンド 配向に移行する。さらに電圧を印加するとベンド配向の 液晶分子が両基板が基板と垂直に配向し、光が透過する 状態となる。

【0022】図2に示すように、本発明の液晶表示装置 は、液晶がベンド配向した液晶パネルと2軸性位相差板 111と透過軸が互いに直行した一対の偏光板とを有し ている。〇〇Bモードによる表示においては、リタデー 30 ションの視角依存性を、2軸性位相差板によって3次元 的に補償している。

【0023】なお、上述の様に、液晶に電圧を印加しな い時には、図3に示すようなスプレイ配向をしている。 【0024】なお、OCBモードによると、従来のTN モードより約10倍速い高速応答性を現できる。

【0025】次に、本発明の液晶表示装置の別の例を図 . 30に示す。301はアナログドライバを有する液晶パ ネルである。液晶表示装置301は、アクティブマトリ いる。アクティブマトリクス基板301-1には、ソー スドライバ301-1-1、ゲートドライバ301-1 - 2 および 3 0 1 - 1 - 3 、複数の画素 T F T がマトリ クス状に配置されたアクティブマトリクス回路301-1-4を有している。ソースドライバ301-1-1お よびゲートドライバ301-1-2ならびに301-1 - 3は、アクティブマトリクス回路301-1-4を駆 動する。また、対向基板301-2は、対向電極301 -2-1を有している。なお、端子COMは、対向電極 に信号を供給する端子を示している。

【0026】302はA/D変換回路であり、外部から 供給されるアナログビデオデータをmピットデジタルビ デオデータに変換する。303はデジタルビデオデータ 時間階調処理回路である。デジタルビデオデータ時間階 調処理回路303は、入力されるmビットデジタルビデ オデータのうちnビットのデジタルビデオデータを、n ビットの電圧階調の為のデジタルビデオデータに変換す る。入力されるmピットのデジタルビデオデータのうち (m-n) ビットの階調情報は、時間階調によって表現 される。デジタルビデオデータ時間階調処理回路303 によって変換されたnピットデジタルビデオデータは、 D/A変換回路304に入力され、アナログビデオデー タに変換される。D/A変換回路304によって変換さ れたアナログビデオデータは、液晶表示装置301に入 力される。液晶表示装置301に入力されたアナログビ デオデータは、ソースドライバに入力され、ソースドラ イバ内のサンプリング回路によってサンプリングされ、 各ソース信号線に供給され、画素TFTに供給される。 【0027】305は、対向電極駆動回路であり、対向 電極の電位を制御する対向電極制御信号を液晶パネル3 01の対向電極301-2-1に供給する。

【0028】本発明の液晶表示装置の動作は、下記の実 施形態において、詳しく説明する。

【0029】以下に本発明の構成を述べる。

【0030】本発明の液晶表示装置によると、複数の画 素TFTがマトリクス状に配置されたアクティブマトリ クス回路および前記アクティブマトリクス回路を駆動す るソースドライバおよびゲートドライバを有するアクテ ィブマトリクス基板と、対向電極を有する対向基板と、 を有する液晶表示装置であって、OCBモードによって 表示を行い、外部から入力されるmピットデジタルビデ オデータのうち、nビットを電圧階調の情報として、か つ(m-n)ピットを時間階調の情報として(m、nは 共に2以上の正数、かつm>n)用いることによって、 電圧階調と時間階調とを同時に行うことを特徴とする液 晶表示装置が提供される。

【0031】また、本発明の液晶表示装置によると、複 数の画素TFTがマトリクス状に配置されたアクティブ マトリクス回路および前記アクティブマトリクス回路を クス基板301-1および対向基板301-2を有して 40 駆動するソースドライバおよびゲートドライバを有する アクティブマトリクス基板と、対向電極を有する対向基 板と、を有する液晶表示装置であって、OCBモードに よって表示を行い、外部から入力されるmビットデジタ ルビデオデータのうち、nビットを電圧階調の情報とし て、かつ(m-n)ピットを時間階調の情報として (m、nは共に2以上の正数、かつm>n) 用いること によって、電圧階調および時間階調を、それぞれ前、 後、または相前後して行うことを特徴とする液晶表示装

> 【0032】sまた、本発明の液晶表示装置によると、 50

複数の画素TFTがマトリクス状に配置されたアクティ ブマトリクス回路および前記アクティブマトリクス回路 を駆動するソースドライバおよびゲートドライバを有す るアクティブマトリクス基板と、対向電極を有する対向 基板と、外部から入力されるmビットデジタルビデオデ ータをnビットデジタルビデオデータに変換し、前記ソ ースドライバに前記nビットデジタルビデオデータを供 給する回路と (m, n は共に2以上の正数, m>n)、 を有する液晶表示装置であって、電圧階調と時間階調と を同時に行い、2°-1個のサブフレームによって1フレ ームの映像を形成することによって表示を行い、前記2 *- "個のサブフレームの表示の開始時に液晶分子の配向 をベンド配向にするための電圧を印加することを特徴と する液晶表示装置が提供される。

【0033】また、本発明の液晶表示装置によると、複 数の画素TFTがマトリクス状に配置されたアクティブ マトリクス回路および前記アクティブマトリクス回路を 駆動するソースドライバおよびゲートドライバを有する アクティブマトリクス基板と、対向電極を有する対向基 板と、外部から入力されるmビットデジタルビデオデー 20 タをnビットデジタルビデオデータに変換し、前記ソー スドライバに前記nピットデジタルビデオデータを供給。 する回路と (m、nは共に2以上の正数、m>n)、を 有する液晶表示装置であって、電圧階調と時間階調と を、それぞれ前、後、または相前後して行い、前記2 "-"個のサブフレームの表示の開始時に液晶分子の配向 をペンド配向にするための電圧を印加することを特徴と する液晶表示装置が提供される。

【0034】また、本発明の液晶表示装置によると、複 数の画素TFTがマトリクス状に配置されたアクティブ マトリクス回路および前記アクティブマトリクス回路を 駆動するソースドライバおよびゲートドライバを有する アクティブマトリクス基板と、対向電極を有する対向基 板と、外部から入力されるmピットデジタルビデオデー タをnビットデジタルビデオデータに変換し、前記ソー スドライバに前記nビットデジタルビデオデータを供給 する回路と (m、nは共に2以上の正数、m>n)、を 有する液晶表示装置であって、電圧階調と時間階調とを 同時に行い、2*^*個のサブフレームによって1フレー ムの映像を形成することによって表示を行い、前記2 "-"個のサブフレームによって構成されるフレームの表 示の開始時に液晶分子の配向をベンド配向にするための 電圧を印加することを特徴とする液晶表示装置が提供さ

【0035】また、本発明の液晶表示装置によると、複 数の画素TFTがマトリクス状に配置されたアクティブ マトリクス回路および前記アクティブマトリクス回路を 駆動するソースドライバおよびゲートドライバを有する アクティブマトリクス基板と、対向電極を有する対向基 板と、外部から入力されるmピットデジタルビデオデー 50 01に入力された2ピットデジタルビデオデータは、ソ

タをnビットデジタルビデオデータに変換し、前記ソー スドライバに前記nビットデジタルビデオデータを供給 する回路と(m、nは共に2以上の正数、m>n)、を 有する液晶表示装置であって、電圧階調と時間階調と を、それぞれ前、後、または相前後して行い、前記2 *- "個のサブフレームによって構成されるフレームの表 示の開始時に液晶分子の配向をベンド配向にするための 電圧を印加することを特徴とする液晶表示装置が提供さ

10 【0036】前記mは10、前記ヵは2であるようにし てもよい。

【0037】前記mは12、前記nは4であるようにし てもよい。

[0038]

【発明の実施の形態】

【0039】以下に本発明の液晶表示装置を実施形態を もって詳しく説明する。ただし、本発明の液晶表示装置 は、以下の実施形態に限定されるわけではない。

【0040】(実施形態1)

【0041】本実施形態の液晶表示装置の概略構成図を 図4に示す。本実施形態においては、説明の簡略のた め、外部から4ビットデジタルビデオデータが供給され る液晶表示装置を例にとる。

【0042】図4には、本発明の液晶表示装置の概略構 成図が示されている。401はデジタルドライバを有す る液晶パネルである。液晶パネル401は、アクティブ マトリクス基板401-1および対向基板401-2を 有している。アクティブマトリクス基板401-1に は、ソースドライバ401-1-1、ゲートドライバ4 30 01-1-2 および 401-1-3、複数の画素 TFT がマトリクス状に配置されたアクティブマトリクス回路 401-1-4を有している。ソースドライバ401-1-1およびゲートドライバ401-1-2ならびに4 01-1-3は、アクティブマトリクス回路401-1 - 4を駆動する。また、対向基板 401-2は、対向電 極401-2-1を有している。なお、端子COMは、 対向電極に信号を供給する端子を示している。

【0043】なお、本実施形態の液晶パネルは、上述し た様なOCBモードを表示モードとして用いている。

【0044】402はデジタルビデオデータ時間階調処 理回路である。デジタルビデオデータ時間階調処理回路 402は、外部から入力される4ビットアジタルビデオ データのうち2ビットのデジタルビデオデータを、電圧 階調の為の2ビットデジタルビデオデータに変換する。 4ビットのデジタルビデオデータのうち残り2ビットの 階調情報は、時間階調によって表現される。

【0045】デジタルビデオデータ時間階調処理回路4. 02によって変換された後の2ビットデジタルビデオデ ータは、液晶パネル401に入力される。液晶パネル4

ースドライバに入力され、ソースドライバ内のD/A変換回路(図示せず)でアナログ階間データに変換され、各ソース信号線に供給される。

【0046】また、403は対向電極駆動回路であり、 対向電極の電位を制御する対向電極制御信号を液晶パネ ル401の対向電極401-2-1に供給する。

【0047】ここで、本実施形態の液晶表示装置の液晶 パネル401の回路回路構成、特にアクティブマトリク ス回路401-1-4について、図5を用いて説明す

【0048】本実施形態においては、アクティブマトリクス回路401-1-4は、(x×y)個の画素を有している。それぞれの画素には、説明の便宜上、P1.1、P2.1、・・・、Py.x等の符号が付けられている。また、それぞれの画素は、画素TFT501、保持容量502を有している。また、アクティブマトリクス基板と対向基板との間には、液晶が挟まれている。液晶502は、各画素に対応する液晶を模式的に示したものである。

【0049】 本実施形態のデジタルドライバ液晶パネル 20は、1ライン分の画素(例えば、P1.1、P1.2、・・

、P1,x)を同時に駆動する、いわゆる線順次駆動を行う。言い換えると、1ライン分の画素に同時にアナログ階調電圧を書き込む。全ての画素(P1.1~Py.x)にアナログ階調電圧を書き込むのに要する時間を1フレーム期間(Tf)と呼ぶことにする。また、本実施形態では、1フレーム期間(Tf)を4分割した期間をサブフレーム期間(Tsf)と呼ぶことにする。さらに、1ライン分の画素(例えば、P1.1、P1.2、・・・、P1.x)にアナログ階調電圧を書き込むのに要する時間を1サブ 30フレームライン期間(Tsf)と呼ぶことにする。

【0050】対向電極401-2-1には、対向電極制御回路からの対向電極制御信号が供給される。なお、対向電極が電気的に接続された端子COMに対向電極制御信号が供給されるようになっている。

【0051】 次に、本実施形態の液晶表示装置の階調表示について説明する。本実施形態の液晶表示装置に外部から供給されるデジタルビデオデータは4ビットであり、16階調の情報を有している。ここで、図6を参照

する。図6には、本実施形態の液晶表示装置の表示階調レベルが示されている。電圧レベルVLはD/A変換回路に入力される最低の電圧レベルであり、また、電圧レベルVHはD/A変換回路に入力される最高の電圧レベルである。

【0052】本実施形態においては、2ビット、つまり 4 階調の電圧レベルを実現するために、電圧レベルVH と電圧レベルVLとの間をほぼ等電圧レベルに4分割し、その電圧レベルのステップを α とした。なお、 α = (VH-VL) / 4 である。よって、本実施形態のD/A 変換回路が出力する電圧階調レベルは、デジタルビデオデータのアドレスが(00)の時はVLとなり、デジタルビデオデータのアドレスが(01)の時はVL+ α となり、デジタルビデオデータのアドレスが(10)の時はVL+ α となり、デジタルビデオデータのアドレスが(10)の時はVL+ α となり、デジタルビデオデータのアドレスが(10)の時はVL+ α となる。

【0053】本実施形態のD/A変換回路が出力できる電圧階調レベルは、上述の様にVL、($VL+\alpha$)、($VL+\alpha$) 、($VL+\alpha$) 、(

【0054】本実施形態においては、4ビットデジタルビデオデータのうちの2ビット分の情報を時間階調表示に用いることによって、電圧レベルのステップ α をほぼ 4等分した電圧階調レベルに相当する表示階調レベルを実現することができる。つまり、本実施例の液晶表示装置は、VL、 $VL+\alpha/4$ 、 $VL+2\alpha/4$ 、 $VL+3\alpha/4$ 、 $VL+3\alpha/4$ 、 $VL+4\alpha/4$ 0、 $VL+10\alpha/4$ 0、 $VL+11\alpha/4$ 0、 $VL+11\alpha/4$ 0、 $VL+11\alpha/4$ 0、 $VL+11\alpha/4$ 0、 $VL+3\alpha/4$ 0、 $VL+3\alpha/4$ 0、 $VL+3\alpha/4$ 0 $VL+3\alpha/4$ 0 VL

【0055】ここで、外部から入力される4ビットデジタルビデオデータアドレスと、時間階調処理後デジタルビデオデータアドレスおよびそれに対応する電圧階調レベルと、時間階調を組み合わせた表示階調レベルとの対応を下記の表1に示す。

[0056]

【表1】

	بد					12
テ゛ン゛タルヒ゛テ゛オ テ゛ータアト゛レス		時間階調	時間階調を組み合わせた			
		1st Tsfl	2nd Tsfl	3rd Tsfl	4th Tsfl	階調表示レベル
00	00	00 (VL)	00 (VL)	00 (VL)	00 (VL)	VL
	01	00 (V∟)	00 (VL)	00 (VL)	01 (VL+α)	VL+α/4
	10	00 (VL)	00 (VL)	01 (VL+a)	01 (VL+α)	VL+2α/4
	11	00 (VL)	01 (VL+ a)	01 (VL+α)	01 (VL+α)	VL+3 α/4
01	00	01 (VL+α)	01 (VL+α)	01 (VL+α)	01 (VL+α)	VL+ α
	01	01 (VL+α)	01 (VL+α)	01 (VL+α)	10 (VL+2α)	VL+5α/4
	10	01 (VL+a)	01 (VL+α)	10 (VL+2α)	10 (VL+2α)	VL+6α/4
	11	01 (VL+α)	10 (VL+2α)	10 (VL+2α)	10 (VL+2α)	VL+7α/4
10	00	10 (VL+2α)	10 (VL+2 α)	10 (VL+2α)	10 (VL+2α)	VL+2 α
	01	10 (VL+2 a)	10 (VL+2α)	10 (VL+2α)	11 (VL+3α)	VL+9α/4
	10	10 (VL+2a)	10 (VL+2α)	11 (VL+3α)	11 (VL+3α)	VL+10α/4
	11	10 (VL+2α)	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	VL+11 α/4
	00	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	11 (VL+3α)	VL+3 a
	01	11 (VL+3α)	11 (VL+3 a)	11 (VL+3α)	11 (VL+3α)	VL+3 α

|| | 11 (VL+3 a) || 1 (VL+3 a) || 1 (VL+3 a) || 1 (VL+3 a)

11 (VL+3\alpha) 11 (VL+3\alpha) 11 (VL+3\alpha) 11 (VL+3\alpha)

【0057】なお、表1に示すように、本実施例においては、4ビットデジタルビデオデータのアドレスが(1100)~(1111)までは同じ階調電圧レベル(VL+3α)が出力される。

【0058】なお、表1に示す階調電圧レベルは、液晶に実際に印加される電圧であるとしてもよい。つまり、表1に示す階調電圧レベルは、後述の対向電極に印加されるVcomを考慮にいれた電圧レベルであるとしてもよい。

【0059】本発明の液晶表示装置は、1フレーム期間 Tfを4つのサブフレーム期間(1st Tsf、2nd Tsf、 3rd Tsf、および4th Tsf)に分割して表示を行っている。さらに、本実施形態の液晶表示装置は、線順次駆動を行うので、1フレーム期間において、各画素は1サブフレームライン期間(Tsf7)の間、階調電圧が書き込まれる。よって、各サブフレーム期間(1st Tsf、2nd Tsf、3rd Tsf、および4th Tsf)に対応する各サプフレームライン期間(1st Tsfl、2nd Tsfl、3rd Tsfl、および4th Tsfl)に、時間階調処理後の2ピットデジタルビデオデータのアドレスがD/A変換回路に入力され、D/A変換回路から階調電圧が出力される。4つのサプフレームライン期間(1st Tsfl、2nd Tsfl、3rd Tsfl、および4th Tsfl)に告き込まれる階調電圧によって4回のサプフレームの表示が高速に行われ、結果として1フレームの表示階調は、各サプフレームライン期間の階調電圧レベルの総和を時間平均したものになる。このようにして、電圧階調と時間階調とを同時に行う。

VL+3α

VL+3 α

【0060】なお、本実施形態の液晶表示装置においては、各サプフレーム期間において、サプフレームライン期間が始まる前に、イニシャライズ期間(Ti)を設けている。このイニシャライズ期間(Ti)において、全

ての画素に、ある電圧Vi(画素電極イニシャライズ電 圧)を印加し、かつ対向電極にある電圧 Vcon, (対向電 極イニシャライズ電圧)を印加することによって、スプ レイ配向にある液晶をベンド配向に移行させる。

【0061】よって、本実施形態の液晶表示装置におい ては、2ビットデジタルビデオデータを扱うD/A変換 回路を用いる場合でも、2'-3=13階調の階調レベ ルの表示を行うことができる。

【0062】なお、各サプフレームライン期間(1st T sfl、2nd Tsfl、3rd Tsfl、および4th)に費き込まれ 10 ータがD/A変換回路によってアナログ階調電圧に変換 るデジタルビデオデータのアドレス (または階調電圧レ ベル) は、表1以外の組合わせによっても設定され得 る。例えば、表1においては、デジタルビデオデータア ドレスが (0010) の時には、第3サブフレームライ ン期間(3rd Tsfl) および第4サブフレームライン期 間 (4th Tsfl) に、 (VL+α) の階調電圧が書き込ま れるように示されているが、本発明を実現するために は、この組合わせに限定されるわけではない。つまり、 デジタルビデオデータアドレスが (0010) の時に は、第1サブフレームライン期間~第4サブフレームラ 20 イン期間の4個のサブフレーム期間のうち、計2個のサ ブフレーム期間に $(VL+\alpha)$ の階調電圧が書き込まれ るようにすればよく、どのサプフレーム期間に(VL+ α) の階調電圧が書き込まれるようにするかは自由に設 定できる。

【0063】ここで、図7および図8を参照する。図7 および図8には、本実施形態の液晶表示装置の駆動タイ ミングチャートが示されている。図7および図8には、 画素 P1.1、画素 P2.1、画索 P3.1、および画素 Py.1が 例にとって示されている。なお、図面の都合上、図7お 30 素P2,xにデジタルビデオデータがD/A変換回路によ よび図8の2図を用いて説明している。

【0064】前述の様に、1フレーム期間 (Tf) は、 第1サブフレーム期間(1st Tsf)、第2サブフレーム 期間 (2nd Tsf) 、第3サブフレーム期間 (3rd Ts f)、および第4 サブフレーム期間(4th Tsf)によっ て構成される。各サブフレーム期間の始まりには、イニ シャライズ期間 (Ti) があり、このイニシャライズ期 間(Ti)には、全ての画素に、画素電極イニシャライ ズ電圧 (Vi) が印加される。また、イニシャライズ期 間(Ti)には、対向電極(COM)には、対向電極イ ニシャライズ電圧 (Vcout) が印加される。

【0065】よって、本実施形態においては、イニシャ ライズ期間 (Ti) においては、画素電極と対向電極と に挟まれた液晶には (Vi+ Vcom) の電圧が印加され ることになり、スプレイ配向していた液晶分子がベンド 配向し、その後の画像情報を有するアナログ階調電圧の 印加によっても高速応答が可能な状態になる。

【0066】第1サプフレーム期間において、イニシャ ライズ期間 (Ti) 経過後、画素 P1.1には、第1 サブフ タがD/A変換回路によってアナログ階調電圧に変換さ れ書き込まれる。なお、イニシャライズ期間 (Ti) 経 過後は、対向電極にはVcoxが印加される。なおV couは、表示画面のチラッキ具合をみて調整できるよう になっている。また、Vouは0Vであってもよい。

【0067】なお、Vi、Vcon、およびVconは、用い る液晶や表示具合等に応じて最適な値を設定することが 望ましい。

【0068】 画素 P1.1~ 画素 P1.xにデジタルビデオデ され書き込まれた後、次のサブフレームライン期間に は、画素 P 2.1~ 画素 P 2.xにデジタルビデオデータが D /A変換回路によってアナログ階調電圧に変換され書き 込まれる。

【0069】このようにして、全ての画素に画像情報を 有するアナログ階調電圧が順に杳き込まれる。よって第 1サブフレーム期間が終了する。

【0070】そして、第1サブフレーム期間の経過後、 第2サブフレーム期間が始まる。第2サブフレーム期間 (2nd Tsf) においても、イニシャライズ期間 (Ti) には、対向電極 (COM) には、対向電極イニシャライ ズ電圧(Vcous)が供給される。第2サブフレーム期間 においてもイニシャライズ期間 (Ti) 経過後、画素 P 1,1~ 画素 P1,xには、第2サブフレームライン期間(2n d Tsfl) にデジタルビデオデータがD/A変換回路に よってアナログ階調電圧に変換され書き込まれる。画素 P1.1~ 画素 P1.xにデジタルビデオデータが D/A 変換 回路によってアナログ階調電圧に変換され書き込まれた。 後、次のサブフレームライン期間には、画素 P 2.1~画 ってアナログ階調電圧に変換され書き込まれる。なお、 イニシャライズ期間 (Ti) 経過後は、対向電極にはV conが印加される。

【0071】このようにして、全ての画素に画像情報を 有するアナログ階調電圧が順に書き込まれる。よって第 2サブフレーム期間が終了する。

【0072】第3サブフレーム期間 (3rd Tsf) および 第4サブフレーム期間 (4th Tsf) においても同様の動 作が行われる。

【0073】このようにして、第1サプフレーム期間か 40 ら第4サプフレーム期間迄が終了する。

【0074】第1のフレーム期間終了後、第2のフレー ム期間が始まる (図8)。本実施形態では、フレーム期 間ごとに液晶に印加される電界の向きが逆となるフレー ム反転を行う。よって、第2のフレーム期間において は、画素電極供給される画素電極イニシャライズ電圧 (Vi) および階調電圧は、対向電極を基準電位とした 時に、第1のフレーム期間と逆極性の電圧が印加される

レームライン期間(1st Tsfl)にデジタルビデオデー 50 【0075】ここで、図9を参照する。図9は、ある画

素(例えば、画素 P 1,1)の画素電極にサブフレーム期間ごとに書き込まれる階調電圧レベルと、フレーム期間における階調表示レベルとの関係を示した例である。

15

【0076】始めに1フレーム期間目に着目する。ま ず、イニシャライズ期間 (Ti) においては、画素電極 にイニシャライズ電圧 (Vi)が印加され、スプレイ配 向にある液晶がベンド配向に移行する。イニシャライズ 期間 (Ti) 終了後、第1のサブフレームライン期間 (1 st Tsfl) には (VL+a) の階調電圧が書き込まれ、 第1のサブフレーム期間 (1st Tsf) には階調電圧 (V 10) $L+\alpha$) に対応した階調表示が行われる。第2サプフレ ームライン期間 (2nd Tsfl) には (VL+2α) の階調 電圧が沓き込まれ、第2のサブフレーム期間(2nd Ts f) には階調電圧 (VL+α) に対応した階調表示が行わ れる。第3のサブフレームライン期間 (3rdTsfl) には (VL+2α) の階調電圧が書き込まれ、第3のサブフ レーム期間 (3rd Tsf) には階調電圧 (VL+2α) に 対応した階調表示が行われる。第4のサブフレームライ ン期間 (1st Tsfl) には (VL+2α) の階調電圧が書 き込まれ、第4のサブフレーム期間 (4th Tsf) には階 20 調電圧 ($VL+2\alpha$) に対応した階調表示が行われる。 よって、1フレーム目の階調表示レベルは、(VL+7 a/4)の階調電圧レベルに対応した階調表示となる。 【0077】次に2フレーム期間目に着目する。まず、 イニシャライズ期間(Ti)においては、画素電極にイ ニシャライズ電圧(Vi)が印加され、スプレイ配向に ある液晶がベンド配向に移行する。イニシャライズ期間 (Ti)終了後、第1のサブフレームライン期間(1st Tsfl) には($VL+2\alpha$)の階調電圧が費き込まれ、第 1のサブフレーム期間(1st Tsf)には階調電圧(VL +2α)に対応した階調表示が行われる。第2サプフレ -ムライン期間 (2nd Tsfl) には (VL+2α) の階調 電圧が沓き込まれ、第2のサブフレーム期間(2nd Ts f) には階調電圧 (VL+2α) に対応した階調表示が行 われる。第3のサブフレームライン期間(3rd Tsfl) には(VL+3α)の階調電圧が書き込まれ、第3のサ プフレーム期間 (3rd Tsf) には階調電圧 (VL+3 a) に対応した階調表示が行われる。第4のサブフレー ムライン期間 (1st Tsfl) には (VL+3α) の階調電 圧が告き込まれ、第4のサブフレーム期間 (4th Tsf) には階調電圧 (VL+3a) に対応した階調表示が行わ れる。よって、1フレーム目の階間表示レベルは、(V L+10 α/4) の階調電圧レベルに対応した階調表示 となる。

【0078】なお、本実施形態においては、4階調の電圧レベルを実現するために、電圧レベルVHと電圧レベルVLとの間をほぼ等電圧レベルに分割し、その電圧レベルのステップをαとしたが、電圧レベルVHと電圧レベルVLとの間を等電圧レベルに分割せず任意に設定した場合でも、本発明の効果はある。

【0079】また、本実施形態においては、液晶パネルのD/A変換回路に電圧レベルVHと電圧レベルVLとを入力し階調電圧レベルを実現できるようにしたが、3以上の電圧レベルの入力によって階調電圧レベルを実現するようにすることもできる。

【0080】また、本実施例においては、各サブフレームライン期間に奢き込まれる階調電圧レベルを表1のように設定したが、既述したように、表1に限定されるわけではない。

【0081】また、本実施例においては、外部から入力される4ピットデジタルビデオデータのうち2ピットの電圧階調の為のデジタルビデオデータを、2ピットの電圧階調の為のデジタルビデオデータに変換し、4ピットのデジタルビデオデータのうち2ピットの階調情報は、時間階調によって表現されるようにした。ここで、一般に、外部からmピットのデジタルビデオデータが時間階調処理回路によって、nピットデジタルビデオデータが、階調電圧の為のデジタルビデオデータに変換され、(m-n)ピットの階調情報は、時間階調によって表現される場合を考える。なお、m、nは共に2以上の整数であり、m>nとする。

【0082】この場合、フレーム期間 (Tf) とサプフレーム期間 (Tsf) との関係は、

 $Tf = 2^{-1} \cdot Tsf$

となり、(2*-(2*-*-1)) 通りの階調表示を行う ことができる。

【0083】なお、本実施形態においては、m=4かつ n=2の場合を例にとって説明したが、これらの場合に 限定されるわけではないことは、言うまでもない。m= 30 12かつn=4であってもよい。また、m=8かつn= 2であってもよい。また、m=8かつn=6であっても よい。また、m=10かつn=2であってもよいし、そ の他の場合であってもよい。

【0084】また、電圧階調および時間階調を、それぞれ前、後、または相前後して行うようにしてもよい。

【0085】 (実施形態2)

【0086】本実施形態においては、上記実施形態1における本発明の液晶表示装置の構成において、サブフレームごとにフレーム反転駆動を行った場合について説明40 する。

【0087】図10を参照する。図10には、本実施形態の液晶表示装置の駆動タイミングチャートが示されている。図10は、画素P1.1、画素P2.1、画素P3.1、および画素Py.1が例にとって示されている。

【0088】本実施形態においても、前述の様に、1フレーム期間(Tf)は、第1サプフレーム期間(1st Tsf)、第2サプフレーム期間(2nd Tsf)、第3サプフレーム期間(3rd Tsf)、および第4サプフレーム期間(4th Tsf)によって構成される。各サプフレーム期間の始まりには、イニシャライズ期間(Ti)があり、こ

のイニシャライズ期間 (T_i) には、全ての画素に、画素電極イニシャライズ電圧 (V_i) が印加される。また、イニシャライズ期間 (T_i) には、対向電極 (COM) には、対向電極イニシャライズ電圧 (V_{com}) が印加される。

【0089】よって、本実施形態においても、イニシャライズ期間 (Ti) においては、画素電極と対向電極とに挟まれた液晶には (Vi+Vcomi) の電圧が印加されることになり、スプレイ配向していた液晶分子がベンド配向し、その後の画像情報を有するアナログ階調電圧の 10印加によっても高速応答が可能な状態になる。

【0090】第1 サブフレーム期間において、イニシャライズ期間(Ti)経過後、 画素 P1.1には、第1 サブフレームライン期間(1st Tsfl)にデジタルビデオデータが D/A 変換回路によってアナログ階調電圧に変換され、そのアナログ階調電圧が審き込まれる。 なお、画素 P1.1~画素 P1.xには、同時に、それぞれの画素に対応したアナログ階調電圧が書き込まれる。 なお、イニシャライズ期間(Ti)経過後は、対向電極には V_{com} が印加される。 なお V_{com} は、表示画面のチラッキ具合をみて調整できるようになっている。また、本実施形態において V_{com} は 0 V_{com} は 0 V_{com}

【0091】 画素 P1.1~画素 P1.xにデジタルビデオデータが D / A 変換回路によってアナログ階調電圧に変換され書き込まれた後、次のサブフレームライン期間には、画素 P2.1~画素 P2.xにデジタルビデオデータが D / A 変換回路によってアナログ階調電圧に変換され書き込まれる。

【0092】このようにして、全ての画素に画像情報を 有するアナログ階調電圧が順に書き込まれる。よって第 30 1サブフレーム期間が終了する。

【0093】そして、第1サブフレーム期間の経過後、 第2サブフレーム期間が始まる。第2サブフレーム期間 (2nd Tsf) においても、イニシャライズ期間(Ti) には、対向電極 (COM) には、対向電極イニシャライ ズ電圧(Vcowi)が供給される。なお、本実施形態にお いては、サブフレーム期間毎に液晶に印加される電界の 向きが逆になるようにしている。第2サブフレーム期間 においてもイニシャライズ期間 (Ti) 経過後、画素P 1,1~ 画素 P1,xには、第1 サブフレームライン期間(1s 40) t Tsfl) にデジタルビデオデータがD/A変換回路に よってアナログ階調電圧に変換され咎き込まれる。画素 P1.1~画素P1.xにデジタルビデオデータがD/A変換 回路によってアナログ階調電圧に変換され書き込まれた 後、次のサプフレームライン期間には、画素 P 2.1~ 画 索P2.xにデジタルビデオデータがD/A変換回路によ ってアナログ階調電圧に変換され費き込まれる。なお、 イニシャライズ期間 (Ti) 経過後は、対向電極にはV comが印加される。

【0094】このようにして、全ての画素に画像情報を 50 される。なおVcouは、表示画面のチラツキ具合をみて

有するアナログ階調電圧が順に書き込まれる。よって第 2 サプフレーム期間が終了する。

【0095】第3サブフレーム期間 (3rd Tsf) および 第4サブフレーム期間 (4th Tsf) においても同様の動 作が行われる。

【0096】このようにして、第1サプフレーム期間か ら第4サプフレーム期間迄が終了する。

【0097】第1のフレーム期間終了後、第2のフレーム期間が始まる(図示せず)。

【0098】このように本実施形態においては、サブフレーム期間毎に液晶に印加される電界の向きが逆になるサブフレーム反転方式によって表示を行うので、よりちらつきの少ない表示が可能となる。

【0099】 (実施形態3)

【0100】本実施形態においては、上記実施形態1における本発明の液晶表示装置の構成において、第1サブフレーム期間にだけイニシャライズ期間を設け、イニシャライズ電圧(ViおよびVcom)を印加し、かつフレーム反転駆動を行う場合について説明する。

1 【0101】図11を参照する。図11には、本実施形態の液晶表示装置の駆動タイミングチャートが示されている。図11には、画素P1.1、画素P2.1、画素P3.1、および画素Py,1が例にとって示されている。

【0102】本実施形態においても、前述の様に、1フレーム期間(Tf)は、第1サプフレーム期間(1st Tsf)、第2サプフレーム期間(2nd Tsf)、第3サプフレーム期間(3rd Tsf)、および第4サプフレーム期間(4th Tsf)によって構成される。上述の実施形態1とことなるのは、第1サプフレーム期間の始まりにだけ、イニシャライズ期間(Ti)があり、このイニシャライズ期間(Ti)には、全ての画素に、画素電極イニシャライズ電圧(Vi)が印加される点である。

【0103】また、イニシャライズ期間 (Ti) には、対向電極 (COM) には、対向電極イニシャライズ電圧 (V_{com}) が印加されることは同様である。

【0104】よって、本実施形態においても、イニシャライズ期間 (T_i) においては、画素電極と対向電極とに挟まれた液晶には ($V_i + V_{coul}$) の電圧が印加されることになり、スプレイ配向していた液晶分子がベンド配向し、その後の画像情報を有するアナログ階調電圧の印加によっても高速応答が可能な状態になる。

【0105】第1サブフレーム期間において、イニシャライズ期間(Ti)経過後、画素P1.1には、第1サブフレームライン期間(1st Tsfl)にデジタルビデオデータがD/A変換回路によってアナログ階調電圧に変換され、そのアナログ階調電圧が替き込まれる。なお、画案P1.1~画案P1.xには、同時に、それぞれの画案に対応したアナログ階調電圧が普き込まれる。なお、イニシャライズ期間(Ti)経過後は、対向電極にはVcomが印加される。なお、

調整できるようになっている。また、本実施形態におい てもVconはOVであってもよい。

【0106】画素P1.1~画素P1.xにデジタルビデオデ ータがD/A変換回路によってアナログ階調電圧に変換 され書き込まれた後、次のサブフレームライン期間に は、画素 P 2.1~ 画素 P 2.xにデジタルビデオ データが D /A変換回路によってアナログ階調電圧に変換され書き 込まれる。

【0107】このようにして、全ての画素に画像情報を 有するアナログ階調電圧が順に掛き込まれる。よって第 10 1サブフレーム期間が終了する。

【0108】そして、第1サプフレーム期間の経過後、 第2サブフレーム期間が始まる。第2サブフレーム期間 (2nd Tsf) においては、イニシャライズ期間 (Ti) を設けない。よって、第2サブフレーム期間の開始時 に、イニシャライズ電圧 (ViおよびVcom) が画素に印 加されることはない。 画素 P1.1~ 画素 P1.xには、第1 サブフレームライン期間(1st Tsfl)にデジタルビデ オデータがD/A変換回路によってアナログ階調電圧に ルビデオデータがD/A変換回路によってアナログ階調 電圧に変換され書き込まれた後、次のサブフレームライ ン期間には、画素 P 2.1~ 画素 P 2.xにデジタルビデオデ ータがD/A変換回路によってアナログ階調電圧に変換 され告き込まれる。

【0109】このようにして、全ての画案に画像情報を 有するアナログ階調電圧が順に書き込まれる。よって第 2サブフレーム期間が終了する。

【0110】第3サプフレーム期間 (3rd Tsf) および ** 第4サブフレーム期間 (4th Tsf) においても、第2サ 30 プフレーム期間 (2nd Tsf) と同様の動作が行われる。 【0111】このようにして、第1サプフレーム期間か

【0112】第1のフレーム期間終了後、第2のフレー ム期間が始まる(図示せず)。

【0113】 (実施形態4)

ら第4サブフレーム期間迄が終了する。

【0114】本実施形態においては、10ビットデジタ ルビデオデータが入力される液晶表示装置について説明 する。図12を参照する。図12には、本実施例の液晶 表示装置の概略構成図が示されている。液晶表示装置 1 40 001は、アクティブマトリクス基板1001-1およ び対向基板1001-2を有している。アクティブマト リクス基板1001-1には、ソースドライバ1001 -1-1ならびに1001-1-2、ゲートドライバ1 001-1-3、複数の画素TFTがマトリクス状に配 置されたアクティブマトリクス回路1001-1-4、 デジタルビデオデータ時間階調処理回路1001-1-5、および対向電極駆動回路1001-1-6を有して いる。また、対向基板1001-2は、対向電極100

極に信号を供給する端子を示している。

【0115】本実施形態においては、図12に示すよう に、デジタルビデオデータ時間階調処理回路および対向 電極駆動回路がアクティブマトリクス基板上に一体形成 されており、液晶表示装置が形成されている。

【0116】 デジタルビデオデータ時間階額処理回路1 001-1-5は、外部から入力される10ビットデジ タルビデオデータのうち8ビットのデジタルビデオデー タを、8ビットの電圧階調の為のデジタルビデオデータ に変換する。10ビットのデジタルビデオデータのうち 2ピットの階調情報は、時間階調によって表現される。 【0117】 デジタルビデオデータ時間階調処理回路1 001-5によって変換された8ビットデジタルビデオ。 データは、ソースドライバ1001-1-1および10 01-1-2に入力され、ソースドライバ内のD/A変 換回路(図示せず)でアナログ階調電圧に変換され、各 ソース信号線に供給される。

【0118】ここで、図13を参照する。図13には、 本実施形態の液晶表示装置の回路構成がより詳しく示さ 変換され香き込まれる。画素 P1.1~画素 P1.xにデジタ 20 れている。ソースドライバ 1 0 0 1 - 1 - 1 は、シフト レジスタ回路1001-1-1-1、ラッチ回路1(1 001-1-1-2)、ラッチ回路2(1001-1-1-3)、D/A変換回路(1001-1-1-4)を 有している。その他、バッファ回路やレベルシフタ回路 (いずれも図示せず)を有している。また、説明の便宜 上、D/A変換回路1001-1-1-4にはレベルシ フタ回路が含まれている。

> 【0119】ソースドライバ1001-1-2は、ソー スドライバ1001-1-1と同じ構成を有する。な お、ソースドライバ1001-1-1は、奇数番目のソ -ス信号線に画像信号 (階調電圧) を供給し、ソースド ライバ1001-1-2は、偶数番目のソース信号線に 画像信号を供給するようになっている。

【0120】なお、本実施例のアクティブマトリクス型 液晶表示装置においては、回路レイアウトの都合上、ア クティブマトリクス回路の上下を挟むように2つのソー スドライバ1001-1-1および1001-1-2を 設けたが、回路レイアウト上、可能であれば、ソースド ライバを1つだけ設けるようにしても良い。

【0121】また、1001-1-3はゲートドライバ であり、シフトレジスタ回路、バッファ回路、レベルシ フタ回路等 (いずれも図示せず) を有している。

【0122】アクティブマトリクス回路1001-1-4は、1920×1080 (横×縦) の画素を有してい る。各画素の構成は、上記実施形態1で説明したものと 同様である。

【0123】本実施形態の液晶表示装置は、8ビットデ ジタルビデオデータを扱うD/A変換回路1001-1 -1-4を有している。また、外部から供給される10・ 1-2-1を有している。なお、端子COMは、対向電 50 ピットデジタルビデオデータのうち2ピット分の情報を

時間階調を行うために用いる。なお、時間階調については、上述の実施形態1と同様に考えられる。

【0124】よって、本実施形態の液晶表示装置は、2 *-3=253通りの階調表示を行うことができる。

【0125】また、本実施形態の液晶表示装置の駆動方法については、上述の実施形態1~実施形態3のいずれの方法をも用いることができる。

【0126】 (実施形態5)

【0127】本実施形態では、本発明の液晶表示装置の作製方法例について説明する。ここでは、アクティブマ 10トリクス回路とその周辺に設けられる駆動回路のTFTを同時に作製する方法について説明する。

【0128】 [島状半導体層、ゲート絶縁膜形成の工程:図14(A)] 図14(A) において、基板7001には、無アルカリガラス基板や石英基板を使用することが望ましい。その他にもシリコン基板や金属基板の表面に絶縁膜を形成したものを基板としても良い。

【0129】そして、基板7001のTFTが形成される表面には、酸化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜からなる下地膜7002をプラズマ 20 CVD法やスパッタ法で100~400nmの厚さに形成した。例えば下地膜7002として、窒化シリコン膜7002を25~100nm、ここでは50nmの厚さに、酸化シリコン膜7003を50~300nm、ここでは150nmの厚さとした2層構造で形成すると良い。下地膜7002は基板からの不純物汚染を防ぐために設けられるものであり、石英基板を用いた場合には必ずしも設けなくても良い。

【0130】次に下地膜7002の上に20~100nmの厚さの、非晶質シリコン膜を公知の成膜法で形成し 30た。非晶質シリコン膜は含有水素量にもよるが、好ましくは400~550℃で数時間加熱して脱水素処理を行い、含有水素量を5atom%以下として、結晶化の工程を行うことが望ましい。また、非晶質シリコン膜をスパック法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。ここでは、下地膜と非晶質シリコン膜とは、同じ成膜法で形成することが可能であるので両者を連続形成しても良い。下地膜を形成後、一旦大気雰囲気にさらされないようにすることで表面の汚 40染を防ぐことが可能となり、作製されるTFTの特性バラツキを低減させることができる。

【0131】非晶質シリコン膜から結晶質シリコン膜を形成する工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。また、シリコンの結晶化を助長する触媒元素を用いて熱結晶化の方法で結晶質シリコン膜を作製しても良い。その他に、微結晶シリコン膜を用いても良いし、結晶質シリコン膜を直接堆積成膜しても良い。さらに、単結晶シリコンを基板上に貼りあわせるSOI(SiliconOn Insulators)の公知技術を使

用して結晶質シリコン膜を形成しても良い。

【0132】こうして形成された結晶質シリコン膜の不要な部分をエッチング除去して、島状半導体層7004~7006を形成した。結晶質シリコン膜のnチャネル型TFTが作製される領域には、しきい値電圧を制御するため、あらかじめ1×10¹¹~5×10¹¹ c m⁻¹程度の漫度でポロン(B)を添加しておいても良い。

【0133】次に、島状半導体層7004~7006を 覆って、酸化シリコンまたは窒化シリコンを主成分とす るゲート絶縁膜7007を形成した。ゲート絶縁膜70 07は、10~200nm、好ましくは50~150n mの厚さに形成すれば良い。例えば、プラズマCVD法 でN₂OとSiH₄を原料とした窒化酸化シリコン膜を7 5 nm形成し、その後、酸素雰囲気中または酸素と塩酸 の混合雰囲気中、800~1000℃で熱酸化して11 5 nmのゲート絶縁膜としても良い。(図14 (A)) 【0134】 [n 領域の形成:図14 (B)] 島状半 導体層7004、7006及び配線を形成する領域の全 面と、島状半導体層7005の一部(チャネル形成領域 となる領域を含む) にレジストマスク7008~701. 1を形成し、n型を付与する不純物元素を添加して低邊 度不純物領域7012を形成した。この低温度不純物領 域7012は、後にCMOS回路のnチャネル型TFT に、ゲート絶縁膜を介してゲート電極と重なるLDD領 域(本明細書中ではLov領域という。なお、ovとはover lapの意味である。)を形成するための不純物領域であ る。なお、ここで形成された低濃度不純物領域に含まれ るn型を付与する不純物元素の温度を(n⁻)で表すこ ととする。従って、本明細費中では低濃度不純物領域7 012をn⁻領域と言い換えることができる。

【0135】ここではフォスフィン(PH,)を質量分離しないでプラズマ励起したイオンドープ法でリンを添加した。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート絶縁膜7007を通してその下の半導体層にリンを添加した。添加するリン濃度は、5×10¹⁷~5×10¹⁸ atoms/cm²とした。

【0136】その後、レジストマスク7008~701 1を除去し、窒素雰囲気中で400~900℃、好ましくは550~800℃で1~12時間の熱処理を行ない、この工程で添加されたリンを活性化する工程を行なった。

【0137】 【ゲート電極用および配線用導電膜の形成:図14(C)】第1の導電膜7013を、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素またはいずれかを主成分とする導電性材料で、10~100nmの厚さに形成した。第1の導電膜7013としては、例えば窒化タンタル(TaN)や窒化タングステン(WN)を用いるこ

とが望ましい。さらに、第1の導電膜7013上に第2 の導電膜7014をTa、Ti、Mo、Wから選ばれた 元素またはいずれかを主成分とする導電性材料で、10 0~400 nmの厚さに形成した。例えば、Taを20 0 n mの厚さに形成すれば良い。また、図示しないが、 第1の導電膜7013の下に導電膜7013、7014 (特に導電膜7014)の酸化防止のためにシリコン膜 を2~20mm程度の厚さで形成しておくことは有効で ある。

【0 1 3 8】 [p-c hゲート電極、配線電極の形成と 10 p*領域の形成:図15 (A)] レジストマスク 701 5~7018を形成し、第1の導電膜と第2の導電膜 (以下、積層膜として取り扱う) をエッチングして、p チャネル型TFTのゲート電極7019、ゲート配線7 020、7021を形成した。なお、nチャネル型TF Tとなる領域の上には全面を覆うように導電膜702 2、7023を残した。

【0139】そして、レジストマスク7015~701 8をそのまま残してマスクとし、pチャネル型TFTが 形成される半導体層7004の一部に、p型を付与する 不純物元素を添加する工程を行った。ここではポロンを その不純物元素として、ジボラン(B, H,)を用いてイ・ オンドープ法(勿論、イオンインプランテーション法で も良い) で添加した。ここでは5×10¹⁰~3×10²¹ atoms/omの設度にボロンを添加した。なお、ここで形 成された不純物領域に含まれるp型を付与する不純物元 素の濃度を(p^{**})で表すこととする。従って、本明細 費中では不純物領域7024、7025をp**領域と言 い換えることができる。

【0140】なお、この工程において、レジストマスク 7015~7018を使用してゲート絶縁膜7007を エッチング除去して、島状半導体層7004の一部を露 出させた後、p型を付与する不純物元素を添加する工程 を行っても良い。その場合、加速電圧が低くて済むた め、島状半導体膜に与えるダメージも少ないし、スルー プットも向上する。

【0 1 4 1】 [n-c hゲート電極の形成:図 1 5 (B)] 次に、レジストマスク7015~7018は除 去した後、レジストマスク7026~7029を形成 し、nチャネル型TFTのゲート電極7030、703 1を形成した。このときゲート電極7030はn⁻領域 7012とゲート絶縁膜を介して重なるように形成し た。

【0 1 4 2】 [n*領域の形成:図15 (C)] 次に、 レジストマスク7026~7029を除去し、レジスト マスク7032~7034を形成した。そして、nチャ ネル型TFTにおいて、ソース領域またはドレイン領域 として機能する不純物領域を形成する工程を行なった。 レジストマスク7034はnチャネル型TFTのゲート 電極7031を覆う形で形成した。これは、後の工程に 50 スアニール法で活性化工程を行った。加熱処理は、窒素

おいてアクティブマトリクス回路のnチャネル型TFT に、ゲート電極と重ならないようにLDD領域を形成す るためである。

【0143】そして、n型を付与する不純物元素を添加 して不純物領域7035~7039を形成した。ここで も、フォスフィン (PH,) を用いたイオンドープ法 (勿論、イオンインプランテーション法でも良い) で行 い、この領域のリンの温度は1×1020~1×1021at oms/cm とした。なお、ここで形成された不純物領域7 037~7039に含まれるn型を付与する不純物元素 の混度を (n*) で表すこととする。従って、本明細書 中では不純物領域7037~7039をn*領域と言い 換えることができる。また、不純物領域7035、70 3 6 は既に n 領域が形成されていたので、厳密には不 純物領域7037~7039よりも若干高い濃度でリン を含む。

【0144】なお、この工程において、レジストマスク 7032~7034およびゲート電極7030をマスク としてゲート絶縁膜7007をエッチングし、島状半導 体膜7005、7006の一部を露出させた後、n型を 付与する不純物元素を添加する工程を行っても良い。そ の場合、加速電圧が低くて済むため、島状半導体膜に与 えるダメージも少ないし、スループットも向上する。 【0 1 4 5】 〔n⁻⁻領域の形成:図 1 6 (A)〕次に、 レジストマスク7032~7034を除去し、アクティ ブマトリクス回路のnチャネル型TFTとなる島状半導 体層7006にn型を付与する不純物元素を添加する工 程を行った。こうして形成された不純物領域7040~ 7043には前記n 領域と同程度かそれより少ない濃 30 度 (具体的には 5×10¹⁶~1×10¹⁸ atoms/cm³) の リンが添加されるようにした。なお、ここで形成された 不純物領域7040~7043に含まれる n型を付与す る不純物元素の濃度を (n つ) で表すこととする。従っ て、本明細書中では不純物領域7040~7043をn ···領域と言い換えることができる。また、この工程では ゲート電極で隠された不純物領域7067を除いて全て の不純物領域にn^{*}の凝度でリンが添加されているが、 非常に低濃度であるため無視して差し支えない。

【0146】 [熱活性化の工程:図16(B)] 次に、 後に第1の層間絶縁膜の一部となる保護絶縁膜7044 を形成した。保護絶縁膜7044は窒化シリコン膜、酸 化シリコン膜、窒化酸化シリコン膜またはそれらを組み 合わせた積層膜で形成すれば良い。また、膜厚は100 ~400 n mとすれば良い。

【0147】その後、それぞれの温度で添加された n型 またはp型を付与する不純物元素を活性化するために熱 処理工程を行った。この工程はファーネスアニール法、 レーザーアニール法、またはラピッドサーマルアニール 法(RTA法)で行うことができる。ここではファーネ

雰囲気中において300~650℃、好ましくは400 ~550℃、ここでは450℃、2時間の熱処理を行っ

【0148】さらに、3~100%の水素を含む雰囲気 中で、300~450℃で1~12時間の熱処理を行 い、島状半導体層を水素化する工程を行った。この工程 は熱的に励起された水素により半導体層のダングリング ボンドを終端する工程である。水素化の他の手段とし て、プラズマ水素化(プラズマにより励起された水素を 用いる)を行っても良い。

【0149】 [層間絶縁膜、ソース/ドレイン電極、遮 光膜、画素電極、保持容量の形成:図16 (C)]活性 化工程を終えたら、保護絶縁膜7044の上に0.5~ 1. 5 μm厚の層間絶縁膜7045を形成した。前記保 護絶緑膜7044と層間絶縁膜7045とでなる積層膜 を第1の層間絶縁膜とした。

【0150】その後、それぞれのTFTのソース領域ま たはドレイン領域に達するコンタクトホールが形成さ れ、ソース電板7046~7048と、ドレイン電極7 049、7050を形成した。図示していないが、本実 20 素電極7055を形成した。なお、画素電極7056、 施例ではこの電極を、Ti膜を100nm、Tiを含む アルミニウム膜300nm、Ti膜150nmをスパッ・ タ法で連続して形成した3層構造の積層膜とした。

【0151】次に、パッシベーション膜7051とし て、窒化シリコン膜、酸化シリコン膜、または窒化酸化 シリコン膜で50~500nm(代表的には200~3 00 nm) の厚さで形成した。その後、この状態で水素 化処理を行うとTFTの特性向上に対して好ましい結果 が得られた。例えば、3~100%の水素を含む雰囲気 中で、300~450℃で1~12時間の熱処理を行う 30 と良く、あるいはプラズマ水素化法を用いても同様の効 果が得られた。なお、ここで後に画素電極とドレイン電 極を接続するためのコンタクトホールを形成する位置に おいて、パッシベーション膜7051に開口部を形成し ておいても良い。

【0152】その後、有機樹脂からなる第2の層間絶縁 膜7052を約1μmの厚さに形成した。有機樹脂とし ては、ポリイミド、アクリル、ポリアミド、ポリイミド アミド、BCB (ベンプシクロブテン) 等を使用するこ とができる。有機樹脂膜を用いることの利点は、成膜方 法が簡単である点や、比誘電率が低いので、寄生容量を 低減できる点、平坦性に優れる点などが上げられる。な お上述した以外の有機樹脂膜や有機系SiO化合物などを 用いることもできる。ここでは、基板に塗布後、熱重合 するタイプのポリイミドを用い、300℃で焼成して形 成した。

【0153】次に、アクティブマトリクス回路となる領 域において、第2の層間絶縁膜7052上に遮光膜70 53を形成した。遮光膜7053はアルミニウム (A

元素またはいずれかを主成分とする膜で100~300 nmの厚さに形成した。そして、遮光膜7054の表面 に陽極酸化法またはプラズマ酸化法により30~150 nm (好ましくは50~75nm) の厚さの酸化膜70 54を形成した。ここでは遮光膜7053としてアルミ ニウム膜またはアルミニウムを主成分とする膜を用い、 酸化膜7054として酸化アルミニウム膜(アルミナ 膜)を用いた。

【0154】なお、ここでは遮光膜表面のみに絶縁膜を 10 設ける構成としたが、絶縁膜をプラズマCVD法、熱C VD法またはスパッタ法などの気相法によって形成して も良い。その場合も膜厚は30~150nm (好ましく は50~75 nm)とすることが好ましい。また、酸化 シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、D LC (Diamond like carbon) 膜または有機樹脂膜を 用いても良い。さらに、これらを組み合わせた積層膜を 用いても良い。

【0155】次に、第2の層間絶縁膜7052にドレイ ン電極7050に達するコンタクトホールを形成し、画 7057はそれぞれ隣接する別の画素の画素電極であ る。画素電極7055~7057は、透過型液晶表示装 置とする場合には透明導電膜を用い、反射型の液晶表示 装置とする場合には金属膜を用いれば良い。ここでは透 過型の液晶表示装置とするために、酸化インジウム・ス ズ (ITO) 膜を100mmの厚さにスパッタ法で形成

【0156】また、この時、画素電極7055と遮光膜 7053とが酸化膜7054を介して重なった領域70 58が保持容量を形成した。

【0157】こうして同一基板上に、ドライバー回路と なるCMOS回路とアクティブマトリクス回路とを有し たアクティブマトリクス基板が完成した。なお、ドライ バー回路となるCMOS回路には n チャネル型TFT7 081、pチャネル型TFT7082が形成され、アク ティブマトリクス回路にはnチャネル型TFTでなる画 素TFT7083が形成された。

【0158】CMOS回路のpチャネル型TFT708 1には、チャネル形成領域7061およびソース領域7 062、ドレイン領域7063がそれぞれp*領域で形 成された。また、nチャネル型TFT7082には、チ ャネル形成領域7064、ソース領域7065、ドレイ ン領域7066、ゲート絶縁膜を介してゲート電極と重 なったLDD領域(以下、Lov領域という。なお、ovと はoverlapの意である。) 7067が形成された。この 時、ソース領域7065、ドレイン領域7066はそれ ぞれ (n⁻+n⁺) 領域で形成され、Lov領域7067は n-領域で形成された。

【0159】また、画案TFT7083には、チャネル 1)、チタン (Ti)、タンタル (Ta) から選ばれた 50 形成領域7068、7069、ソース領域7070、ド

レイン領域1011、ゲート絶縁膜を介してゲート電極 と重ならないLDD領域(以下、Loff領域という。な お、offとはoffsetの意である。) 7072~707 5、Loff領域7073、7074に接したn*領域70 76が形成された。この時、ソース領域7070、ドレ イン領域7071はそれぞれn*領域で形成され、Loff 領域7072~7075はn--領域で形成された。

【0160】本実施形態の作製方法によると、アクティ プマトリクス回路およびドライバー回路が要求する回路 仕様に応じて各回路を形成するTFTの構造を最適化 10 し、半導体装置の動作性能および信頼性を向上させるこ とができた。具体的には、nチャネル型TFTは回路仕 様に応じてLDD領域の配置を異ならせ、Lov領域また はLoff領域を使い分けることによって、同一基板上に 高速動作またはホットキャリア対策を重視したTFT構 造と低オフ電流動作を重視したTFT構造とを実現し

【0161】例えば、nチャネル型TFT7082は高 速動作を重視するシフトレジスタ回路、分周波回路、信 号分割回路、レベルシフタ回路、バッファ回路などのロ 20 面に絶縁膜を形成したものを基板としても良い。 ジック回路に適している。また、nチャネル型TFT7 083は低オフ電流動作を重視したアクティブマトリク・ ス回路、サンプリング回路(サンブルホールド回路)に 適している。

【0 1 6 2】また、チャネル長3~7 u mに対してLov 領域の長さ(幅)は0.5~3.0 μ m、代表的には 1.0~1.5 umとすれば良い。また、画素TFT7 083に設けられるLoff領域7072~7075の長 さ(幅) は0.5~3.5 um、代表的には2.0~ 2. 5 umとすれば良い。

【0163】以上の工程を経てアクティブマトリクス基 板が完成する。

【0164】次に、上記の工程によって作製されたアク ティブマトリクス基板をもとに、液晶表示装置を作製す る工程を説明する。

【0165】図16 (C) の状態のアクティブマトリク ス基板に配向膜(図示せず)を形成する。本実施形態で は、配向膜にはポリイミドを用いた。次に、対向基板を 用意する。対向基板は、ガラス基板、透明導電膜から成 る対向電極、配向膜(いずれも図示せず)とで構成され 40

【0166】なお、本実施形態では、配向膜にはポリイ ミド膜を用いた。なお、配向膜形成後、ラビング処理を 施した。なお、本実施形態では、配向膜に比較的大きな プレチル角を持つようなポリイミドを用いた。

【0167】次に、上記の工程を経たアクティブマトリ クス基板と対向基板とを公知のセル組み工程によって、 シール材やスペーサ (いずれも図示せず) などを介して 貼り合わせる。その後、両基板の間に液晶を注入し、封 止剤 (いずれも図示せず) によって完全に封止する。本 50 コン膜を作製しても良い。その他に、敬結晶シリコン膜

実施形態では、液晶にネマチック液晶を用いた。

【0168】よって、液晶表示装置が完成する。

【0169】なお、本実施形態で説明した非晶質シリコ ン膜の結晶化の方法の代わりに、レーザー光(代表的に はエキシマレーザー光) によって、非晶質シリコン膜の 結晶化を行ってもよい。

【0170】また、多結晶シリコン膜を用いる代わり に、スマートカット、SIMOX、エルトラン等のSO I構造(SOI基板)を用いて他のプロセスを行っても よい。

【0171】 (実施形態6)

【0172】本実施形態では、本発明の液晶表示装置の 別の作製方法について説明する。ここでは、アクティブ マトリクス回路とその周辺に設けられる駆動回路のTF Tを同時に作製する方法について説明する。

【0173】 〔島状半導体層、ゲート絶縁膜形成の工 程:図17 (A)] 図17 (A) において、基板600 1には、無アルカリガラス基板や石英基板を使用するこ とが望ましい。その他にもシリコン基板や金属基板の表

【0174】そして、基板6001のTFTが形成され る表面には、酸化シリコン膜、窒化シリコン膜、または 窒化酸化シリコン膜からなる下地膜 6 0 0 2 をプラズマ CVD法やスパッタ法で100~400nmの厚さに形 成した。例えば下地膜6002として、窒化シリコン膜 6002を25~100nm、ここでは50nmの厚さ に、酸化シリコン膜6003を50~300nm、ここ では150 nmの厚さとした2層構造で形成すると良 い。下地膜6002は基板からの不純物汚染を防ぐため 30 に設けられるものであり、石英基板を用いた場合には必 ずしも設けなくても良い。

【0175】次に下地膜6002の上に20~100n mの厚さの、非晶質シリコン膜を公知の成膜法で形成し た。非晶質シリコン膜は含有水素量にもよるが、好まし くは400~550℃で数時間加熱して脱水素処理を行 い、含有水素量を5 atom%以下として、結晶化の工程を 行うことが望ましい。また、非晶質シリコン膜をスパッ タ法や蒸着法などの他の作製方法で形成しても良いが、 膜中に含まれる酸素、窒素などの不純物元素を十分低減 させておくことが窒ましい。ここでは、下地膜と非晶質 シリコン膜とは、同じ成膜法で形成することが可能であ るので両者を連続形成しても良い。下地膜を形成後、一 旦大気雰囲気にさらされないようにすることで表面の汚 染を防ぐことが可能となり、作製されるTFTの特性バ ラツキを低減させることができる。

【0176】非晶質シリコン膜から結晶質シリコン膜を 形成する工程は、公知のレーザー結晶化技術または熱結 晶化の技術を用いれば良い。また、シリコンの結晶化を 助長する触媒元素を用いて熱結晶化の方法で結晶質シリー

を用いても良いし、結晶質シリコン膜を直接堆積成膜し ても良い。さらに、単結晶シリコンを基板上に貼りあわ せるSOI(SiliconOn Insulators)の公知技術を使 用して結晶質シリコン膜を形成しても良い。

【0177】こうして形成された結晶質シリコン膜の不 要な部分をエッチング除去して、島状半導体層60.04 ~6006を形成した。結晶質シリコン膜の n チャネル 型TFTが作製される領域には、しきい値電圧を制御す るため、あらかじめ1×1015~5×1017cm-3程度 の没度でボロン(B)を添加しておいても良い。

【0178】次に、島状半導体層6004~6006を 覆って、酸化シリコンまたは窒化シリコンを主成分とす るゲート絶縁膜6007を形成した。ゲート絶縁膜60 07は、10~200nm、好ましくは50~150n mの厚さに形成すれば良い。例えば、プラズマCVD法 でN₂OとSiH₄を原料とした窒化酸化シリコン膜を7 5 n m形成し、その後、酸素雰囲気中または酸素と塩酸 の混合雰囲気中、800~1000℃で熟酸化して11 5 nmのゲート絶縁膜としても良い。(図17 (A)) 【0179】 [n⁻領域の形成:図17(B)] 島状半 導体層6004、6006及び配線を形成する領域の全 面と、島状半導体層6005の一部(チャネル形成領域 -となる領域を含む) にレジストマスク6008~601 1を形成し、n型を付与する不純物元素を添加して低温 度不純物領域6012、6013を形成した。この低沿. 度不純物領域6012、6013は、後にСМОS回路 のnチャネル型TFTに、ゲート絶縁膜を介してゲート 電極と重なるLDD領域(本明細書中ではLov領域とい う。なお、ovとはoverlapの意味である。)を形成する ための不純物領域である。なお、ここで形成された低濃 30 度不純物領域に含まれるn型を付与する不純物元素の濃 度を (n⁻) で表すこととする。従って、本明細費中で は低濃度不純物領域6012、6013をn-領域と言 い換えることができる。

【0180】ここではフォスフィン (PH,) を質量分 離しないでプラズマ励起したイオンドーブ法でリンを添 加した。勿論、質量分離を行うイオンインプランテーシ ョン法を用いても良い。この工程では、ゲート絶縁膜6 007を通してその下の半導体層にリンを添加した。添 加するリン没度は、5×10¹⁷~5×10¹⁴ atoms/cm² の範囲にするのが好ましく、ここでは1×101 atoms/ am³とした。

【0181】その後、レジストマスク6008~601 1を除去し、窒素雰囲気中で400~900℃、好まし くは550~800℃で1~12時間の熱処理を行な い、この工程で添加されたリンを活性化する工程を行な った。

【0182】 [ゲート電極用および配線用導電膜の形 成:図17(C)]第1の導電膜6014を、タンタル (Ta)、チタン(Ti)、モリブデン(Mo)、タン 50 マスク6033~6035を形成した。そして、nチャ

グステン(W)から選ばれた元素またはいずれかを主成 分とする導電性材料で、10~100nmの厚さに形成 した。第1の導電膜6014としては、例えば窒化タン タル (TaN) や窒化タングステン (WN) を用いるこ とが望ましい。さらに、第1の導電膜6014上に第2 の導電膜6015をTa、Ti、Mo、Wから選ばれた 元素またはいずれかを主成分とする導電性材料で、10 0~400 nmの厚さに形成した。例えば、Taを20 0 nmの厚さに形成すれば良い。また、図示しないが、 10 第1の導電膜6014の下に導電膜6014、6015 (特に導電膜6015)の酸化防止のためにシリコン膜 を2~20 nm程度の厚さで形成しておくことは有効で

【0183】 [p-chゲート電極、配線電極の形成と p*領域の形成:図18 (A)] レジストマスク601 6~6019を形成し、第1の導電膜と第2の導電膜 (以下、積層膜として取り扱う) をエッチングして、p チャネル型TFTのゲート電極6020、ゲート配線6 021、6022を形成した。なお、nチャネル型TF Tとなる領域の上には全面を覆うように導電膜602 3、6024を残した。

【0184】そして、レジストマスク6016~601 9をそのまま残してマスクとし、pチャネル型TFTが 形成される半導体層6004の一部に、p型を付与する 不純物元素を添加する工程を行った。ここではポロンを その不純物元素として、ジボラン (B, H,) を用いてイ オンドープ法(勿論、イオンインプランテーション法で も良い) で添加した。ここでは5×1020~3×1021 atoms/cm の濃度にボロンを添加した。なお、ここで形 成された不純物領域に含まれるp型を付与する不純物元 素の過度を (p**) で表すこととする。従って、本明細 費中では不純物領域6025、6026をp**領域と言 い換えることができる。

【0185】なお、この工程において、レジストマスク 6016~6019を使用してゲート絶縁膜6007を エッチング除去して、島状半導体層6004の一部を露 出させた後、p型を付与する不純物元素を添加する工程 を行っても良い。その場合、加速電圧が低くて済むた め、島状半導体膜に与えるダメージも少ないし、スルー 40 ブットも向上する。

【0186】 [n-c hゲート電極の形成:図18 (B)] 次に、レジストマスク6016~6019は除 去した後、レジストマスク6027~6030を形成 し、nチャネル型TFTのゲート電極6031、603 2を形成した。このときゲート電極6031はn⁻領域 6012、6013とゲート絶縁膜を介して重なるよう に形成した。

【0187】 [n*領域の形成:図18 (C)] 次に、 レジストマスク6027~6030を除去し、レジスト ネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域を形成する工程を行なった。レジストマスク6035はnチャネル型TFTのゲート電極6032を覆う形で形成した。これは、後の工程においてアクティブマトリクス回路のnチャネル型TFTに、ゲート電極と重ならないようにLDD領域を形成するためである。

【0188】そして、n型を付与する不純物元素を添加して不純物領域 $6036\sim6040$ を形成した。ここでも、フォスフィン(PH_1)を用いたイオンドーブ法(勿論、イオンインプランテーション法でも良い)で行い、この領域のリンの渡度は $1\times10^{20}\sim1\times10^{21}$ at oms/om とした。なお、ここで形成された不純物領域 $6038\sim6040$ に含まれるn型を付与する不純物元素の渡度を (n^*) で表すこととする。従って、本明細費中では不純物領域 $6038\sim6040$ を n^* 領域と言い換えることができる。また、不純物領域 6036、6037 は既に n^* 領域が形成されていたので、厳密には不純物領域 $6038\sim6040$ よりも若干高い 設度でリンを含む。

【0189】なお、この工程において、レジストマスク6033~6035およびゲート電極6031をマスクとしてゲート絶縁膜6007をエッチングし、島状半導体膜6005、6006の一部を露出させた後、n型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スループットも向上する。

【0190】 [n-領域の形成:図19(A)] 次に、レジストマスク6033~6035を除去し、アクティブマトリクス回路のnチャネル型TFTとなる島状半導 30体層6006にn型を付与する不純物元素を添加する工程を行った。こうして形成された不純物領域6041~6044には前記n-領域と同程度かそれより少ない濃度(具体的には5×10¹⁶~1×10¹⁸ atoms/cm³) のリンが添加されるようにした。なお、ここで形成された不純物領域6041~6044に含まれるn型を付与する不純物元素の濃度を(n-)で表すこととする。従って、本明細書中では不純物領域6041~6044をn-領域と言い換えることができる。また、この工程ではゲート電極で隠された不純物領域6041~6044をn-領域と言い換えることができる。また、この工程ではゲート電極で隠された不純物領域6048を除いて全て 40の不純物領域にn-の濃度でリンが添加されているが、非常に低濃度であるため無視して差し支えない。

【0191】 [熱括性化の工程:図19(B)] 次に、後に第1の層間絶縁膜の一部となる保護絶縁膜6045 を形成した。保護絶縁膜6045 は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は100~400 n mとすれば良い。

【0192】その後、それぞれの温度で添加されたn型 するタイまたはp型を付与する不純物元素を活性化するために熱 50 成した。

処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)で行うことができる。ここではファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において300~650℃、好ましくは400~550℃、ここでは450℃、2時間の熱処理を行った。

【0193】さらに、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熟的に励起された水素により半導体層のダングリングポンドを終端する工程である。水素化の他の手段として、ブラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

【0194】〔層間絶縁膜、ソース/ドレイン電極、遮 光膜、画素電極、保持容量の形成:図19(C)〕活性 化工程を終えたら、保護絶縁膜6045の上に0.5~ 1.5μm厚の層間絶縁膜6046を形成した。前記保 護絶縁膜6045と層間絶縁膜6046とでなる積層膜 20を第1の層間絶縁膜とした。

【0195】その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース電極6047~6049と、ドレイン電極6050、6051を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。

【0196】次に、パッシベーション膜6052として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で50~500nm(代表的には200~300nm)の厚さで形成した。その後、この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン電極を接続するためのコンタクトホールを形成する位置において、パッシベーション膜6052に開口部を形成しておいても良い。

【0197】その後、有機樹脂からなる第2の層間絶縁膜6053を約1μmの厚さに形成した。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロプテン)等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。

【0198】次に、アクティブマトリクス回路となる領 域において、第2の層間絶縁膜6053上に遮光膜60 54を形成した。遮光膜6054はアルミニウム(A 1)、チタン (Ti)、タンタル (Ta) から選ばれた 元素またはいずれかを主成分とする膜で100~300 nmの厚さに形成した。そして、遮光膜6055の表面 に陽極酸化法またはプラズマ酸化法により30~150 nm (好ましくは50~75nm) の厚さの酸化膜60 55を形成した。ここでは遮光膜6055としてアルミ ニウム膜またはアルミニウムを主成分とする膜を用い、 酸化膜6055として酸化アルミニウム膜(アルミナ 膜)を用いた。

【0199】なお、ここでは遮光膜表面のみに絶縁膜を 設ける構成としたが、絶縁膜をプラズマCVD法、熱C VD法またはスパッタ法などの気相法によって形成して も良い。その場合も膜厚は30~150 nm(好ましく は50~75 nm)とすることが好ましい。また、酸化 シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、D LC (Diamond like carbon) 膜または有機樹脂膜を 用いても良い。さらに、これらを組み合わせた積層膜を 用いても良い。

【0200】次に、第2の層間絶縁膜6055にドレイ ン電極6051に達するコンタクトホールを形成し、画 素電極6056を形成した。なお、画素電極6057、 6058はそれぞれ隣接する別の画素の画素電極であ る。画素電極6056~6058は、透過型液晶表示装 置とする場合には透明導電膜を用い、反射型の液晶表示 装置とする場合には金属膜を用いれば良い。ここでは透 過型の液晶表示装置とするために、酸化インジウム・ス ズ (ITO) 膜を100 n m の厚さにスパッタ法で形成 30 した。

【0201】また、この時、画素電極6056と遮光膜 6054とが酸化膜6055を介して重なった領域60 59が保持容量を形成した。

【0202】こうして同一基板上に、ドライバー回路と なるCMOS回路とアクティブマトリクス回路とを有し たアクティブマトリクス基板が完成した。なお、ドライ パー回路となるCMOS回路にはnチャネル型TFT6 081、pチャネル型TFT6082が形成され、アク ティブマトリクス回路にはnチャネル型TFTでなる画 40 素TFT6083が形成された。

【0203】CMOS回路のpチャネル型TFT608 1には、チャネル形成領域6062、ソース領域606 3、ドレイン領域6064がそれぞれp*領域で形成さ れた。また、nチャネル型TFT6082には、チャネ ル形成領域6065、ソース領域6066、ドレイン領 域6067、ゲート絶縁膜を介してゲート電極と重なっ たLDD領域(以下、Lov領域という。なお、ovとはov erlapの意である。)6068が形成された。この時、 ソース領域6066、ドレイン領域6067はそれぞれ 50 8008、8010および8012はn-領域、800

(n⁻+n⁺) 領域で形成され、Lov領域6068はn⁻ 領域で形成された。

【0204】また、画索TFT6084には、チャネル 形成領域6069、6070、ソース領域6071、ド レイン領域6072、ゲート絶縁膜を介してゲート電極 と重ならないLDD領域(以下、Loff領域という。な お、offとはoffsetの意である。)6073~607 6、Loff領域6074、6075に接したn*領域60 77が形成された。この時、ソース領域6071、ドレ 10 イン領域 6 0 7 2 はそれぞれ n*領域で形成され、Loff 領域6073~6076はn--領域で形成された。

【0205】本実施形態の作製方法によると、アクティ ブマトリクス回路およびドライバー回路が要求する回路 仕様に応じて各回路を形成するTFTの構造を最適化 し、半導体装置の動作性能および信頼性を向上させるこ とができる。具体的には、nチャネル型TFTは回路仕 様に応じてLDD領域の配置を異ならせ、Lov領域また はLoff領域を使い分けることによって、同一基板上に 高速動作またはホットキャリア対策を重視したTFT樽 造と低オフ電流動作を重視したTFT構造とを実現す

【0206】例えば、アクティブマトリクス型液晶表示 装置の場合、nチャネル型TFT6082は高速動作を 重視するシフトレジスタ回路、分周波回路、信号分割回 路、レベルシフタ回路、バッファ回路などのロジック回 路に適している。また、nチャネル型TFT6083は 低オフ電流動作を重視したアクティブマトリクス回路、 サンプリング回路 (サンプルホールド回路) に適してい

【0207】また、チャネル長3~7μmに対してLov 領域の長さ(幅)は0..5~3.0μm、代表的には 1. 0~1. 5 μmとすれば良い。また、画素TFT6 083に設けられるLoff領域6073~6076の長 さ (幅) は 0 . 5 ~ 3 . 5 μ m 、代表的には 2 . 0 ~ 2. 5 umとすれば良い。

【0208】以上の工程によって作製されたアクティブ マトリクス基板をもとに、液晶表示装置を作製する。作 製工程例については、実施形態5を参照されたい。

【0209】 (実施形態7)

【0210】図20は、本発明の液晶表示装置のアクテ ィブマトリクス基板の別の構成の例である。8001は pチャネル型TFT、8002はnチャネル型TFT、 8003はnチャネル型TFT、8004はnチャネル 型TFTである。8001、8002、および8003 はドライバの回路部を構成し、8004はアクティブマ トリクス回路部を構成している。

【0211】8005~8013は、アクティブマトリ クス回路を構成する画素TFTの半導体層である。80 05、8009および8013はn*領域、8006、

7および8011はチャネル形成領域である。8014 は絶縁膜のキャップ層であり、チャネル形成領域にオフ セット部を形成するために設けられる。

【0212】なお、本実施形態については、本出願人の 特許出願である、特願平11-67809号を参照する ことができる。

【0213】 (実施形態8)

【0214】上述の本発明の液晶表示装置は、図21に 示すような3板式のプロジェクタに用いることができ

【0215】図21において、2401は白色光源、2 402~2405はダイクロイックミラー、2406な らびに2407は全反射ミラー、2408~2410は 本発明の液晶表示装置、および2411は投影レンズで ある。

【0216】 (実施形態9)

【0217】また、上述の本発明の液晶表示装置は、図 22に示すような3板式のプロジェクタに用いることも できる。

【0218】図23において、2501は白色光源、2 20 502ならびに2503はダイクロイックミラー、25 04~2506は全反射ミラー、2507~2509は 本発明の液晶表示装置、および2510はダイクロイッ クプリズム、および2511は投影レンズである。

【0219】 (実施形態10)

【0220】また、上述の本発明の液晶表示装置は、図 23に示すような単板式のプロジェクタに用いることも できる。

【0221】図23において、2601はランプとリフ 3、および2604は、ダイクロイックミラーであり、 それぞれ青、赤、緑の波長領域の光を選択的に反射す る。2605はマイクロレンズアレイであり、複数のマ イクロレンズによって構成されている。2606は本発 明の液晶表示装置である。2607はフィールドレン ズ、2608は投影レンズ、2609はスクリーンであ

【0222】 (実施形態11)

【0223】上記実施形態8~10のプロジェクター トプロジェクターとがある。

【0224】図24 (A) はフロント型プロジェクター であり、本体10001、本発明の液晶表示装置100 02、光源10003、光学系10004、スクリーン 10005で構成されている。なお、図24(A)に は、液晶表示装置を1つ組み込んだフロントプロジェク ターが示されているが、液晶表示装置を3個(R、G、 Bの光にそれぞれ対応させる)組み込んことによって、 より高解像度・高精細のフロント型プロジェクタを実現 することができる。

【0225】図24 (B) はリア型プロジェクターであ り、10006は本体、10007は液晶表示装置であ り、10008は光源であり、10009はリフレクタ 一、10010はスクリーンである。なお、図24

(B) には、アクティブマトリクス型半導体表示装置を 3個(R、G、Bの光にそれぞれ対応させる)組み込ん だリア型プロジェクタが示されている。

【0226】 (実施形態12)

【0227】本実施形態では、本発明の液晶表示装置を 10 ゴーグル型ディスプレイに用いた例を示す。

【0228】図25を参照する。2801はゴーグル型 ディスプレイ本体である。2802-Rならびに280 2-Lは本発明の液晶表示装置であり、2803-Rな らびに2803-LはLEDバックライトであり、28 04-Rならびに2804-Lは光学素子である。

【0229】 (実施形態13)

【0230】本実施形態においては、本発明の液晶表示 装置のバックライトにLEDを用いて、フィールドシー ケンシャル駆動を行うものである。

【0231】図26に示すフィールドシーケンシャル駆 動方法のタイミングチャートには、画像信号書き込みの 開始信号(V sync信号)、赤(R)、緑(G)ならびに 青(B)のLEDの点灯タイミング信号(R、Gならび にB)、およびビデオ信号 (VIDEO) が示されてい る。Tfltフレーム期間である。また、TR、TC、TB は、それぞれ赤 (R)、緑 (G)、青 (B) のLED点 灯期間である。

【0232】液晶表示装置に供給される画像信号、例え ばR1は、外部から入力される赤に対応する元のビデオ レクターとから成る白色光源である。2602、260 30 データが時間軸方向に1/3に圧縮された信号である。 また、液晶パネルに供給される画像信号、例えばG1 は、外部から入力される緑に対応する元のビデオデータ が時間軸方向に1/3に圧縮された信号である。また、 液晶パネルに供給される画像信号、例えばB1は、外部 から入力される青に対応する元のビデオデータが時間軸 方向に1/3に圧縮された信号である。

【0233】フィールドシーケンシャル駆動方法におい ては、LED点灯期間TR期間、TC期間およびTB期間 に、それぞれR、G、BのLEDが順に点灯する。赤の は、その投影方法によってリアプロジェクターとフロン 40 LEDの点灯期間(TR)には、赤に対応したビデオ信 号 (R1) が液晶パネルに供給され、液晶パネルに赤の 画像1画面分が書き込まれる。また、緑のLEDの点灯 期間 (TG) には、緑に対応したビデオデータ (G1) が 液晶パネルに供給され、液晶パネルに緑の画像1画面分 が審き込まれる。また、靑のLEDの点灯期間(TB) には、背に対応したピデオデータ (B1) が液晶表示装 置に供給され、液晶表示装置に青の画像1画面分が沓き 込まれる。これらの3回の画像の書き込みにより、1フ レームが形成される。

【0234】 (実施形態14)

【0235】本実施形態においては、本発明の液晶表示 装置をノートブック型パーソナルコンピュータに用いた 例を図27に示す。

【0236】3001はノートブック型パーソナルコン ピュータ本体であり、3002は本発明の液晶表示装置 である。また、バックライトにはLEDが用いられてい る。なお、バックライトに従来のように陰極管を用いて も良い。

【0237】 (実施形態15)

【0238】本発明の液晶表示装置には他に様々な用途 10 がある。本実施形態では、本発明の液晶表示装置を組み 込んだ半導体装置について説明する。

【0239】このような半導体装置には、ビデオカメ ラ、スチルカメラ、カーナビゲーション、パーソナルコ ンピュータ、携帯情報端末(モバイルコンピュータ、携 帯電話など)などが挙げられる。それらの一例を図28 に示す。

【0240】図28 (A) は携帯電話であり、本体11 001、音声出力部11002、音声入力部1100 3、本発明の液晶表示装置11004、操作スイッチ1 20 1005、アンテナ11006で構成される。

【0241】図28 (B) はビデオカメラであり、本体 12001、本発明の液晶表示装置12002、音声入 力部12003、操作スイッチ12004、バッテリー 12005、受像部12006で構成される。

【0242】図28 (C) はモバイルコンピュータであ り、本体13001、カメラ部13002、受像部13 003、操作スイッチ13004、本発明の液晶表示装 置13017で構成される。

【0243】図28 (D) は携帯費籍 (電子費籍) であ 30 り、本体14001、本発明の液晶表示装置1400 2、14003、記憶媒体14004、操作スイッチ1 4005、アンテナ14006で構成される。

【0244】図29 (A) はパーソナルコンピュータで あり、本体15001、画像入力部15002、表示部 15003、キーボード15004等を含む。本発明を 画像入力部15002、表示部15003やその他の信 号制御回路に適用することができる。

【0245】図29 (B) はプログラムを記録した記録 媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ 40 ドライバの回路構成図である。 り、本体16001、表示部16002、スピーカ部1 6003、記録媒体16004、操作スイッチ1600 5等を含む。なお、このプレーヤーは記録媒体としてD VD (Digtial Versatile Dis c)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやイ ンターネットを行うことができる。本発明は表示部16 002やその他の信号制御回路に適用することができ る。

【0246】図29 (C) はデジタルカメラであり、本 体17001、表示部17002、接眼部17003、

操作スイッチ17004、受像部(図示しない)等を含 む。本願発明を表示部17002やその他の信号制御回 路に適用することができる。

38

【0247】図29 (D) はディスプレイであり、本体 18001、支持台18002、表示部18003等を 含む。本発明は表示部18003に適用することができ る。本発明のディスプレイは特に大画面化した場合にお いて有利であり、対角10インチ以上(特に30インチ 以上)のディスプレイには有利である。

【発明の効果】

【0248】本発明の液晶表示装置によると、大画面 化、高精細化、高解像度化および多階調化を実現できる 小型のアクティブマトリクス型液晶表示装置が実現され る。

[0249]

【図面の簡単な説明】

【図1】 本発明の液晶表示装置の概略構成図である。

【図2】 本発明の液晶パネルの概略構成図である。

【図3】 本発明の液晶パネルの概略構成図である。

【図4】 本発明の液晶表示装置の概略構成図である。

本発明の液晶表示装置のある実施形態のアク 【図5】 ティブマトリクス回路、ソースドライバおよびゲートド ライバの回路構成図である。

本発明の液晶表示装置のある実施形態の階調 【図 6】 表示レベルを示す図である。

【図7】 本発明の液晶表示装置のある実施形態の駆動 タイミングチャートを示す図である。

【図8】 本発明の液晶表示装置のある実施形態の駆動 タイミングチャートを示す図である。

【図9】 本発明の液晶表示装置のある実施形態の駆動 タイミングチャートを示す図である。

【図10】 本発明の液晶表示装置のある実施形態の駆 動タイミングチャートを示す図である。

【図11】 本発明の液晶表示装置のある実施形態の駆 動タイミングチャートを示す図である。

【図12】 本発明の液晶表示装置のある実施形態の概 略構成図である。

【図13】 本発明の液晶表示装置のある実施形態のア クティアマトリクス回路、ソースドライバおよびゲート

【図14】 本発明の液晶表示装置の作製工程例を示す 図である。

【図15】 本発明の液晶表示装置の作製工程例を示す 図である。

本発明の液晶表示装置の作製工程例を示す 【図 I 6】 図である。

【図17】 本発明の液晶表示装置の作製工程例を示す 図である。

[318] 本発明の液晶表示装置の作製工程例を示す 50 図である。

•	39
[図19]	本発明の液晶表示装置の作製工程例を示す
図である。	

【図20】 本発明の液晶表示装置の断面図である。

【図21】 本発明の液晶表示装置を用いた3板式プロジェクタの概略構成図である。・

【図22】 本発明の液晶表示装置を用いた3板式プロジェクタの概略構成図である。

【図23】 本発明の液晶表示装置を用いた単板式プロジェクタの概略構成図である。

【図24】 本発明の液晶表示装置を用いたフロントプ 10 ロジェクタおよびリアプロジェクタの概略構成図であ る。

【図25】 本発明の液晶表示装置を用いたゴーグル型 ディスプレイの概略構成図である。

【図26】 フィールドシーケンシャル駆動のタイミングチャートである。

【図27】 本発明の液晶表示装置を用いたノートブック型パーソナルコンピュータの概略構成図である。 **

*【図28】 本発明の液晶表示装置を用いた電子機器の

例である。

【図29】 本発明の液晶表示装置を用いた電子機器の 例である。

【図30】 本発明の液晶表示装置の概略構成図である。

【符号の説明】

101 液晶パネル

101-1 アクティブマトリクス基板

10 101-1-1 ソースドライバ 101-1-2 ゲートドライバ

101-1-3 ゲートドライバ

101-1-4 アクティブマトリクス回路


101-2 対向基板 101-2-1 対向電極

102 デジタルビデオデータ時間階調処理


回路


103 対向電極制御回路

【図1】




[図4]






· 【図5】




【図6】


【図12】




[図7]




[図8]




【図9】



【図20】




【図10】



424.7

[図11]




【図13】 [図21] 投影レンス^{*} 2411 2404 9'17017753-1001-1-1 ソースドライバ 2405 ダイクロイックミラー 1001-1-1-1 シフトレジスタ回路 2408 液晶表示装置 液晶表示装置 2409 1001-1-1-2 ラッチ回路1 2406 全反射ミラー Latch Signals 1001-1-1-3 ラッチ回路2 1001-1-1-4 D/A変換回路 (いっか)フタを含む) VH VL 2401 光源 1001-1-5 デジルビデオデータ 時間階質如理回路 1001-1-3 ゲートドライバ 1001-1-4 アクティブマトリクス回路 1920×1080 国素 2407 全反射等 2403 9 17017725-9・イクロイックミラー


2410 液晶表示装置

【図14】


1001-1-2 ソースドライバ




[図15]




【図16】




【図17】




【図18】



[図23]



【図19】



【図24】 【図25】 10005 スクリーン LEDA 77711 2803-R 10004 光学系 10001 本体 2802-R 液晶表示装置 10003 光潭 10002 液晶表示装置 (A) 光学素子 10010 スクリーン 2801 コーグル型ディスプレイ 10006 本体 10009 リフレクター


10008 光泵

10007

液晶表示装置

(B)


【図26】



【図27】


3002 液晶表示装置 LEDA ックライト

[図28]




(D)

[図29]



【図30】



フロントページの続き

F ターム (参考) 2H088 EA10 EA13 EA14 EA15 EA22 HA03 HA06 HA08 HA28 JA09 JA28 MA03 2H093 NA16 NA53 NA56 ND06 ND20 NE04 NE06 NF09 NC02 NC20 SC006 AA01 AA22 AC02 AC28 AF83 BA19 BB16 BC03 BC06 BC12 BC20 BF34 BF49 EB05 FA56 CA04 SC080 AA10 BB05 CC03 DD07 DD30 EE29 FF12 CC08 JJ02 JJ04

JJ06 KK43

Verification of Translation

New U.S. Patent Application

Title of the Invention:

LIQUID CRYSTAL DISPLAY DEVICE USING OCB CELL AND DRIVING METHOD THEREOF

I, Yumi DOI, whose full post office address is IKEUCHI·SATO & PARTNER PATENT ATTORNEYS, 26th Floor, OAP Tower, 8-30, Tenmabashi 1-chome, Kita·ku, Osaka·shi, Osaka 530-6026, Japan, am the translator of the documents attached and I state that the following is a true translation to the best of my knowledge and belief of Publication of JP 2000-347634 A.

At Osaka, Japan DATED this June 6, 2002

Signature of the translator

Yumi DOI

Partial Translation of JP 2000-347634 A

Publication Date: December 15, 2000

5 Application No.: 2000-81306

Application Date: March 23, 2000

Inventor: Shunpei YAMAZAKI et al.

Applicant: Semiconductor Energy Lab Co., Ltd.

10 Title of the Invention: LIQUID CRYSTAL DISPLAY DEVICE

Translation of page 8, lines 32 to 47

[0064]

15

20

25

30

As described above, one frame period (Tf) consist of a first sub-frame period (1st T sf), a second sub-frame period (2nd T sf), a third sub-frame period (3rd T sf), and a fourth sub-frame period (4th T sf). At the beginning of each sub-frame period, there is an initializing period (Ti). During the initializing period (Ti), a voltage (Ti) for initializing a pixel electrode is applied to all the pixels 106, and a voltage (T_{COMi}) for initializing a common electrode is applied to the common electrode (COM).

[0065]

Accordingly, in the present embodiment, a voltage corresponding to $(Vi + V_{COMi})$ is applied to a liquid crystal interposed between the pixel electrode and the common electrode during the initializing period (Ti). A splay configuration of the liquid crystal molecules is thus shifted to a bent configuration, which allows the liquid crystal molecules to respond at high speed when an analog gradation voltage having image information is applied thereto afterward.
